E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
VIVADO
Vivado
HLS中的TCL命令接口（脚本语言）（高级综合）（FPGA）
前言：这个实例源于赛灵思的官方HLS手册——（UG871），展示了如何基于已存在的
Vivado
HLS工程来创建一个TCL脚本命令和如何应用TCL接口(已存在的工程为"lab1"，使用TCL新建立的工程为
秦皓楠Howard_XDU
·
2020-08-16 17:55
HLS
工具使用：欲善其事
先利其器
基于PYNQ-Z2重建BNN工程
基于PYNQ重建BNN工程Github链接环境：ubuntu18.04
vivado
2018.3参考步骤(源自Github的Readme)HardwaredesignrebuiltInordertorebuildthehardwaredesigns
XDU_David
·
2020-08-16 17:11
复现项目
fpga
神经网络
hls
基于PYNQ-Z2复现yolov2
[2]在
Vivado
中使用生成好的IP进行blockdesign，导出bit文件和tcl文件。[3]将相关文件导入至PYNQ-Z2板中，在JupyterNotebook上进行编程实现。
XDU_David
·
2020-08-16 17:11
复现项目
fpga
嵌入式
用HLS工具在PYNQ-Z2开发板上实现BNN(二值神经网络)硬件加速——毕设小结
主要工作有两部分，一是使用
Vivado
HLS工具实现二值卷积神经网络模型并完成硬件加速工作，二是将二值神经网络的前向计算过程部署到PYNQ-Z2板上，并在JupyterNotebook上实现IP核的调用
XDU_David
·
2020-08-16 17:40
复现项目
神经网络
fpga
hls
Ubantu18.04下安装
Vivado
2018.3软件时出现stdio.h文件不存在等gcc标准库不能找到的解决方法
Ubantu18.04下安装
Vivado
2018.3软件时出现stdio.h文件不存在等gcc标准库不能找到的解决方法第一次安装Ubantu18.04，以为裸系统的包都是全的，没想到/usr/include
XDU_David
·
2020-08-16 17:07
弯路
HLS_error implicit instantiation of undefined template ‘ssdm_int
implicitinstantiationofundefinedtemplate‘ssdm_int’问题描述在编写HLS代码过程中，使用任意精度数据ap_int'structap_int_base:publicssdm_int{^D:/xilinx/
Vivado
XDU_David
·
2020-08-16 17:55
弯路
[Software]
Vivado
2018.2 安装及激活教程
2、双击“xsetup.exe”文件，开始安装3、不选择新版本，选择继续安装此版本4、点击“Next”出现协议，在“IAgree”前都打勾5、版本选择，用户可以自定义选择
Vivado
HLDesignEdition
KKKKKKOBE_24
·
2020-08-16 11:49
verilog
zynq 的64位全局定时器
这2个文件是
Vivado
安装的时候就安装好了的样例程序，我的是在这个目录下：C:\Xilinx\SDK\2015.4\data\embeddedsw\lib\bsp\standalone_v5_3
我可能是个程序员
·
2020-08-16 07:44
VIVADO
HLS循环语句的优化
VIVADO
HLS循环语句的优化参考文献项目描述for循环的衡量指标对for循环设置Pipeline操作对for循环设置Unrolling操作for循环的合并对于两个完全并列的for循环约束方法——合并
朽月
·
2020-08-16 04:55
HLS
VIVADO
HLS的接口描述
VIVADO
HLS的接口描述参考文献项目描述基本介绍顶层函数握手信号ap_ctrl设置Port-leveI/O如何对输入输出接口添加寄存器如何对设计增加一个时钟使能信号如何控制较少的IO个数指定HLS编译之后的状态机的编码方式与复位类型总结参考文献
朽月
·
2020-08-16 04:23
HLS
DDR3/4_IP核应用--
vivado
参考资料《pg150-ultrascale-memory-ip》以该手册的脉络为主线，对DDR3/4控制器进行探讨。1.IP核结构根据官方提供的资料，IP核主要划分为三个部分，分别是用户接口，内存控制器以及物理层接口。对于用户来说，我们需要研究清楚的是用户接口部分内容，其余两部分只需了解即可，这里就不展开论述。读写效率X8是表示，该内存颗粒的数据总线为8bit。常见的还有x4/x16。2.读写时序
meper
·
2020-08-16 03:58
FPGA
DDR
vivado
dds核生成一个正弦波
DDS三大组成部分：频率控制字、相位累加器、rom查找表1.新建工程2.选择IPcatalog(目录),选择ddscompiler(编译），系统时钟选择板子时钟，例如10.24M。3.parameterselection选择有两种，如果选择hardwareparameters,phasewidth选择10位，输出8位。如果选择systemparameters:通过控制无杂散动态范围（Spuriou
奔跑的技工z
·
2020-08-16 03:30
vivado
Vivado
-hls使用实例
Vivado
-hls使用实例【引言】本系列教程演示如何使用xilinx的HLS工具进行算法的硬件加速。分为三个部分，分别为HLS端IP设计，
vivado
硬件环境搭建，SDK端软件控制。
数字积木
·
2020-08-16 03:14
vivado
HLS入门（4）
vivado
HLS入门简介15th-24th15for循环的优化16循环合并17数据流18嵌套循环19rewind与变量边界20数组的分割21mapandreshape22ROM23函数层面优化总结简介针对最常见循环和数组的优化
今天没喝水
·
2020-08-16 03:37
HLS
FPGA控制LED流水灯
2、扩展：在
Vivado
中编写verilog代码，通过控制两个拨码开关，实现16个L
E-Ma
·
2020-08-16 01:47
DDR4学习笔记01
本文学习目的如下：1.了解什么是DDR42.理解使用Xilinx-
Vivado
平台的IPcore–DDR4（笔记02）二、什么是DDR42.1存储器概念及分类存储器是用来存储程序和各种数据信息的记忆部
Auguesty97
·
2020-08-16 01:20
Vivado
HLS入门笔记
视频（B站也有）：跟XilinxSAE学HLS
Vivado
HLS的说明C/C++:HLS“利用C直接写出硬件”，优化算法+指导综合工具→HDL(IP)。
Morol_
·
2020-08-16 00:08
Vivado
vivado
除法器ip核的使用
根据手册pg-151DividerGeneratorv5.1LUTMultThisisrecommendedforoperandwidthslessthanorequalto12bitsThisimplementationusesDSPslices,blockRAMandasmallamountofFPGAlogicprimitives(registersandLUTs).Radix-2Thisi
one_u_h
·
2020-08-16 00:39
xilinx
vivado工具或ip使用
Vivado
-hls使用实例－详细教程
分为三个部分，分别为HLS端IP设计，
vivado
硬件环境搭建，SDK端软件控制。
暖暖的时间回忆
·
2020-08-16 00:45
Vivado
HLS数组优化-数组映射和重组
Q：多小是小
Vivado
HLS提供了两种ARRAY_MAP的方式，一种是横向映射（Horizontalmapping）一种是纵向映射（Verticalmapping）。映射（合并）H
rrr2
·
2020-08-16 00:36
HLS
xilinx
vivado
2019 驱动问题,Connecting to hw_server url TCP:localhost:3121,jtag连接不上
问题：在对
vivado
2019.2软件中烧写比特流时，打开硬件目标找不到JTAG，opentarget连接不上，显示信息为：INFO:[Labtools27-2285]Connectingtohw_serverurlTCP
phflovelt
·
2020-08-16 00:08
FPGA学习
#
编译仿真的错误警告
VIVADO
使用DDS IP核
这里写自定义目录标题
VIVADO
使用DDSIP核介绍DDS固定频率的计算
VIVADO
使用DDSIP核介绍在使用DDS内核之前，我们需要知道DDS是什么东西，常用的DDS，在电子设计竞赛中我使用的DDS芯片是
憨批无解
·
2020-08-16 00:38
vivado
HLS 优化总结以及相关流程
HLS优化一、for循环优化之pipeline二、for循环优化之unroll三、for循环优化之merge四、for循环优化之数据流DataFlow五、for循环优化之嵌套循环优化六、数组优化--数组分割七、函数层面优化InlineAllocationDataflow八、总结分析改善吞吐率（Throughput）改善时延（Latency）改善资源（Area）一、for循环优化之pipeline二
春江花月夜晨
·
2020-08-16 00:19
llvm
string is an unknown type
AR#59606MIG7SeriesDDR3-Simulationfailsin
Vivado
SimulatorwithERROR:[VRFC10-51]stringisanunknowntype描述解决方案链接问答记录描述
Bryan_NJ
·
2020-08-15 23:36
FPGA
米尔科技zynq利用MIO操作LED灯的linux驱动
②boot.bin生成在
vivado
上进行配置IP等一些列操作，导入SDK中产生。三．
天使之猜
·
2020-08-15 23:00
zynq
SDSoc学习（一）：使用MIO驱动LED
简介在XILINX官网上看见了一些SDSoc的介绍视频，感觉这个工具很强大，我之前也有一点点
VIVADO
+HLS的学习经历，感觉会为学习SDSoc提供一些帮助，所以就尝试学习学习。
CLGo
·
2020-08-15 22:16
vivado
dds Compiler v6.0 学习笔记
最近在调试DA芯片AD9125正好需要测试输出正弦波，看了下
VIVADO
有自带的IP可以产生正弦波和余弦波，正好拿过来学习学习。
R@
·
2020-08-15 22:34
Xilinx
【原创】Xilinx：K7 DDR3 IP核配置教程
一、新建工程在
Vivado
环境里新建一个项目，可取名为ddr3_test。这里的芯片型号各位可以根据需要选择，我们选择的是：xc7k325tffg90
MDYFPGA
·
2020-08-15 21:32
FPGA
fpga
第四篇：
vivado
mig IP的仿真
软件使用
Vivado
2018.1。参考工程：ddr3_sim。第一篇：DDR3和mig的介绍第二篇：migIP的创建第三篇：migIP用户读写时序第四篇：migIP的仿真第五篇：mig
Lynrxl
·
2020-08-15 21:29
DDR3
Zynq通过TFTP进行启动
本文介绍如何通过TFTP进行ZYNQ芯片的启动开发平台：虚拟机：VirtualBoxUbuntu：14.04Ubuntu中安装
Vivado
2015.4和SDK硬件平台：Zedboard开发板准备工作：1
零阶简振波
·
2020-08-15 21:28
Linux学习
ZYNQ开发
VIVADO
HLS数组的优化
VIVADO
HLS数组的优化参考文献项目简述数组的分割对数组采用Partition展开操作对一维数组采用Partition展开操作对多维数组采用Partition展开操作数组的映射和重组数组的MAP数组的
朽月
·
2020-08-15 21:14
HLS
SDSoc学习（一）：使用MIO驱动LED
简介在XILINX官网上看见了一些SDSoc的介绍视频，感觉这个工具很强大，我之前也有一点点
VIVADO
+HLS的学习经历，感觉会为学习SDSoc提供一些帮助，所以就尝试学习学习。
朽月
·
2020-08-15 21:14
SDSOC
VIVADO
除法IP注意事项
VIVADO
除法IP注意事项参考文献项目简述注意事项第一个注意事项第二个注意事项第三个注意事项第四个注意事项总结参考文献[1]、V3学院——软件无线电课程项目简述这篇博客主要记录
VIVADO
中除法IP的注意事项
朽月
·
2020-08-15 21:14
FPGA
VIVADO
HLS函数层面的优化
VIVADO
HLS函数层面的优化参考文献项目简述数据类型对函数实现inline操作函数的Allocation操作函数的dataflow操作总结参考文献[1]、lauren的FPGA(微信公众号)[2]、
朽月
·
2020-08-15 21:14
HLS
72.xilinx
vivado
zynq vdma仿真及应用详解（一）
很多人用zynq平台做视频图像开发，但是对vdma了解比较少，上手起来稍微有些困难，我针对这一现象，做了一个基于
vivado
和modelsim的仿真和应用测试工程，并写篇文章做些介绍，希望能对大家有帮助
weixin_30949361
·
2020-08-15 16:50
【高速接口-RapidIO】6、Xilinx RapidIO核仿真与包时序分析
提示：本文的所有图片如果不清晰，请在浏览器的新建标签中打开或保存到本地打开一、软件平台与硬件平台软件平台：操作系统：Windows8.164-bit开发套件：
Vivado
2015.4.2硬件平台：评估板
weixin_30629977
·
2020-08-15 16:05
Vivado
创建带AXI slave接口的IP—PS控制PL侧的LED
目录1.1创建AXIslaveIP1.2修改AXIslaveIP的2个文件1.3重新封装IP1.4新建BD添加IP（PScoreIP+AXIslaveIP）1.5修改PScoreIP1.5.1引出DDR端口1.5.2引出FIXED_IO端口1.5.3DDR配置1.6引出myip_v1_0_0的GPIO_LED端口1.7更新BD1.7.1GeneratetheOutputProducts1.7.2C
weiweiliulu
·
2020-08-15 16:08
FPGA
zynq
vivado
编辑与改写IP核源文件
有些时候，根据设计需求可能会想要修改IP核生成的源文件（只能修改未加密文件），包括HDL文件和XDC约束文件。这种修改不能直接修改源文件，因为在后续设计流程中，IP可能会复位或重新生成，导致修改操作被复原。本文将介绍编辑与改写IP核源文件的方法，不过仍然需要注意两点：某些IP核包含其它的层次化子IP核，这类IP核源文件不可修改；IP核的CoreCotainer特性必须被禁用。改写IP约束文件IP核
weiweiliulu
·
2020-08-15 16:08
FPGA
xilinx
7 series FPGAs Transceiver Wizard IP核使用和测试
软件版本：
Vivado
2017.4IP核版本：7SeriesFPGAsTransceiversWizard(3.6)FPGA：xc7vx690tfft1927实现功能：四路光纤数据接收，由于GTXIP核的参数由建核时完成
束飞羽
·
2020-08-15 15:27
接口
IBERT核调试
关于
Vivado
的IBERT核的调试网上有很多很多详细的资料，这里就不说了，关于IBERT核的调试我感觉关键部分在一下几点：1.确定误码率测试的方式方式分为四种回环（即近端、远端的PCS和PMA回环）和实际通信的实体间直接测试
漫步无垠
·
2020-08-15 15:24
ug871-
vivado
-high-level-synthesis-tutorial第4章lab3中文
接口综合lab3:实现数组的RTL接口概述这个练习说明了在函数中的数组参数，你可以实现不同种类的RTL端口步骤1：创建和打开工程1.在先前的lab中用
Vivado
HLS命令提示符，更改为lab3目录2.
zhulei5478565
·
2020-08-15 12:24
ug871-
vivado
-high-level-synthesis-tutorial第3章lab1中文
给自己学习
vivado
-HLS留下痕迹---朱磊第三章C验证概述C算法验证是高层次综合（HLS）过程中的一个重要组成部分。在验证花费时间可以确保C算法执行正确操作并建立一个C验证平台。
zhulei5478565
·
2020-08-15 12:23
ug871-
vivado
-high-level-synthesis-tutorial第4章lab2中文
1.在lab1中用
Vivado
HLS命令提示符，更改为lab2目录，如图642.键入
vivado
_hls-frun_hls.tcl来创建新的
Vivado
HLS工程Figure64:SetupforInterfaceSynthesisLab23
zhulei5478565
·
2020-08-15 12:23
ug871-
vivado
-high-level-synthesis-tutorial第二章lab2中文
---朱磊qq57466631HLS:实验2应用TCL命令接口简介这个实验练习展示了如何基于存在的
Vivado
HLS工程来创建一个TCL脚本命令和如何应用TCL接口。
zhulei5478565
·
2020-08-15 12:23
ug871-
vivado
-high-level-synthesis-tutorial第3章lab2中文
步骤1：创建打开工程1．在lab1中使用的
Vivado
HLS命令提示符下，更改为Lab2目录，如图432．创建一个新的
vivado
HLS工程，键入命令为
vivado
_hls–frun_hls.tcl3.
zhulei5478565
·
2020-08-15 12:23
ZYNQ FPGA HLS旅程（1）
用Verilog开发难度太大，现在只能用HLS进行综合，鉴于有部分学者对英文文档的学习比较吃力，我就直接参考官方的手册ug871-
vivado
-high-level-synthesis-tutorial
Spark Wang
·
2020-08-15 12:12
FPGA
HLS
Vivado
下创建一个带BSP驱动的IP
先说说环境吧：硬件：AX7021软件：
Vivado
2018.3我只买了核心版，打算自己做底板。但是发现目前只有一块核心版好像并不是很好操作的样子，先这样吧。
Godenfreemans
·
2020-08-15 12:07
FPGA
Zedboard上运行Linaro系统（一）:SD卡分区
硬件环境：Zedboard不小于4G的SD卡软件环境：1.
Vivado
2015.2开发环境（其他也可）2.XilinxSDK2015.23.Ubuntu14.044.xilinx的交叉编译器arm-xilinx-linux-gnueabi
雅可
·
2020-08-15 12:25
linux
移植
Xilinx开发板 新建SDK报错
在
vivado
生成bit文件后，lauchSDK->newapplication报错，报错如图1用的米联开发板zynqxc7z010,按照开发板教程（图2）操作步骤，得到上述错误，在qq群里问了多次无果
xue_hit
·
2020-08-15 12:21
报错
vivado
hls ----接口综合
一.基本介绍接口综合的结果有两种类型的接口：Block-levelinterfaceprotocol和Port-levelinterfaceprotocol。1.Block-levelinterfaceprotocolBlock-levelinterfaceprotocol这部分接口信号控制整个模块，它是独立于模块的输入输出信号的；它一定是作用于函数或者函数的返回值。其中有三种类型的protoco
爱吃奶油蛋糕和果冻
·
2020-08-15 12:20
Vivado
hls
上一页
33
34
35
36
37
38
39
40
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他