vivado hls ----接口综合

一. 基本介绍

接口综合的结果有两种类型的接口:Block-level interface protocolPort-level interface protocol。
在这里插入图片描述

1. Block-level interface protocol

vivado hls ----接口综合_第1张图片在这里插入图片描述
Block-level interface protocol这部分接口信号控制整个模块,它是独立于模块的输入输出信号的;它一定是作用于函数或者函数的返回值。

其中有三种类型的protocol:ap_ctrl_hsap_ctrl_noneap_ctrl_chain,其中ap_ctrl_hs这种protocol会生成相应的握手信号(ap_start、ap_idle、ap_ready、ap_done),而ap_ctrl_none则不会。
在这里插入图片描述

从这个仿真的结果,其实我们就能看的比较清楚。在这个结果中,ap_start一旦为高,表明了当前我们可以处理新的数据。或者说更确切的讲,这个模块处于忙碌状态,处理数据的状态,那么相应的ap_idle就是低。表明模块处于非空闲的状态。ap_ready如果为高,表明这个模块可以接收新的数据。ap_done为高表明模块已经处理完一个结果,这个操作已经完毕。

2. Port-level interface protocol

在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述

  • ap_none作用于形参,ap_none模式针对的是scalar inputs,ap_stable模式针对的是复位模式下配置输入发生改变的情况;
  • ap_ovld是针对 in_out 这种双向参数,ap_vld是输入输出有效标记信号;
  • ap_hs包括ap_vld和ap_ack,ap_vld表明当前输入或者输出是一个有效信号,ap_ack给出一个应答信号;
  • 输入可以是scaler、pointer或者reference;
    在这里插入图片描述

视频中有一个小demo。

二. 对数组的处理

在这里插入图片描述在这里插入图片描述在这里插入图片描述vivado hls ----接口综合_第2张图片

  • 这里的数组是作为顶层函数的形参(不包括底层函数的形参),默认情况下数组会映射成相应RAM的端口(控制信号如读写使能、读写地址,数据端口等),也可以在HLS中设定选用单端口还是双端口的RAM(如果不做选择,HLS会自动分析选择哪个更好);
  • 使用directives,可以指定使用单端口还是双端口、是否使用FIFO接口、是否将大数组分解;
  • 可以看出来,数组被综合成的RTL端口有address(地址信号)、ce(片选信号)、we(写使能)、d0(数据),无论数组是输入、输出还是in_out类型,默认情况下Protocol都是ap_memory;
  • ap_fifo也是一种比较好的数组接口,前提是数据是先进先出的流数据,将数组综合成fifo端口,对应空满标识信号、读写使能信号、数据等;
    在这里插入图片描述vivado hls ----接口综合_第3张图片

三. 其他案例演示

1. Adding Registers to IO Ports

在这里插入图片描述
在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述

  • 默认情况下,Vivado HLS没有寄存器端口,给输入输出端口添加额外的寄存器是解决时序收敛的一种有效方案;

2. more on config_rtl

在这里插入图片描述

你可能感兴趣的:(Vivado,hls)