E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog低速外设
stm32f103c8t6
外设
——通用定时器PWM模式及IO复用实现呼吸灯
一、通用定时器通用计数器可以实现输入捕获、输出捕获、定时器级联(一个定时器作为另一个定时器的预分频器)、中断等。本实验通过输出捕获实现PWM波,PWM1与PWM2模式输出相反(本文以PWM1模式为例)。二、PWM模式配置本实验将PB5重映射为TIM3_CH2(IO复用)。1、gtim.h文件(1)初始化TIM3为向上计数模式TIM_HandleTypeDefg_timx_pwm_chy_handl
成为不掉头发的工程师
·
2024-02-08 01:31
stm32
单片机
嵌入式硬件
stmf103c6t8
外设
——通用定时器输入捕获获取脉冲宽度时间
一、实验现象及电路图1MHz计数频率的倒数即为测量时间的精度,为us级精度。二、输入捕获电路框图(TRC自从模式控制器较少用到,本次按黄色线进行配置)在TIMx_CCMR1寄存器中查看输入捕获模式,配置IC1F、IC1PSC、CC1S几个位,如下图:三、代码配置步骤同前面输出捕获配置基本一致,区别仅有IO口是否为复用,本文不再赘述。1、gtim.c文件#include"./BSP/TIMER/gt
成为不掉头发的工程师
·
2024-02-08 01:31
单片机
嵌入式硬件
stm32
(HAL)STM32F407ZGT6——25-1 通信协议SPI软件读写W25Q128实验
1、SPI简介SPI:串行
外设
设备接口,是一种高速的、全双工的、同步的通信
成为不掉头发的工程师
·
2024-02-08 01:59
stm32
嵌入式硬件
单片机
Verilog
刷题笔记22
题目:Buildapriorityencoderfor8-bitinputs.Givenan8-bitvector,theoutputshouldreportthefirst(leastsignificant)bitinthevectorthatis1.Reportzeroiftheinputvectorhasnobitsthatarehigh.Forexample,theinput8’b1001
十六追梦记
·
2024-02-08 00:22
笔记
Verilog
刷题笔记23
题目:Supposeyou’rebuildingacircuittoprocessscancodesfromaPS/2keyboardforagame.Giventhelasttwobytesofscancodesreceived,youneedtoindicatewhetheroneofthearrowkeysonthekeyboardhavebeenpressed.Thisinvolvesaf
十六追梦记
·
2024-02-08 00:50
笔记
fpga
verilog
需要注意的一些代码规范以及易错点
fpga里面乘法符号*一个周期是算不出来的,所以例如data*3可用data+data+data代替,加法可在一个周期内算完,才会保证不出错误
一枚清澈愚蠢的研究生
·
2024-02-07 22:30
fpga
fpga开发
STM32复位和时钟控制(RCC)
2.时钟使能控制:系统中的各个
外设
需要时钟信号来进行
m0_20230122
·
2024-02-07 21:11
stm32
单片机
嵌入式硬件
STM32外部中断(红外传感器与旋转编码器计数案例)
文章目录一、介绍部分简介中断系统中断执行流程STM32中断NVIC基本结构NVIC优先级分组外部中断外部中断简介外部中断基本结构外部中断的流程AFIOEXTI框图相关
外设
介绍旋转编码器介绍硬件电路对射式红外传感器二
CC Cian
·
2024-02-07 21:40
STM32学习记录
stm32
单片机
嵌入式硬件
航芯ACM32G103开发板评测 08 ADC Timer
外设
测试
航芯ACM32G103开发板评测08ADCTimer
外设
测试1.软硬件平台ACM32G103Board开发板MDK-ARMKeil2.定时器Timer在一般的MCU芯片中,定时器这个
外设
资源是非常重要的
End-ING
·
2024-02-07 21:00
上海航芯ACM32
开发板评测
C/C++
ACM32
开发板
嵌入式硬件
打造一个直播间的费用?开一个直播间需要多少钱?做直播开店需要多少钱?
5、计算机及
外设
用于管理和编辑直播内容的电脑、麦克风、键盘、鼠
高省_飞智666600
·
2024-02-07 18:40
电竞E族:赛车手训练模拟器 竞然变电竞
外设
!?
电竞
外设
是不是越贵就越好呢?职业选手所用的电竞
外设
与普通的电竞
外设
到底区别在哪?
电竞E族
·
2024-02-07 17:12
12_树莓派_树莓派
外设
板_编译过程实际例子
一.Git仓库地址1.Address:https://github.com/WiringPi/WiringPi//git到本地即可,目前作者最新版本是2.70wish@raspberrypi:/WiringPi/wiringPi$gpio-vgpioversion:2.70Copyright(c)2012-2018GordonHendersonThisisfreesoftwarewithABSOL
-Be quiet
·
2024-02-07 15:35
Linux_树莓派_环境搭建
数据库
08_树莓派_树莓派
外设
板_GPIO_LED
1.树莓派
外设
集成板总体介绍1)前言:这是一块为了验证树莓派【兼容树莓派多个型号】的40pins的
外设
接口的外接板,告别复杂的面包板
外设
搭建。
-Be quiet
·
2024-02-07 15:35
Linux_树莓派_环境搭建
单片机
嵌入式硬件
10_树莓派_树莓派
外设
板_PWM_呼吸灯
目录1.树莓派
外设
集成板总体介绍2.第二部分PWM树莓派_树莓派
外设
板_PWM_呼吸灯3.代码实现及效果1.树莓派
外设
集成板总体介绍1)前言:这是一块为了验证树莓派【兼容树莓派多个型号】的40pins的
外设
接口的外接板
-Be quiet
·
2024-02-07 15:35
Linux_树莓派_环境搭建
单片机
嵌入式硬件
C语言视角来理解SPI
C语言视角来入门看SPISPI—串行
外设
接口—SerialPeripheralInterface。四个关键词:全双工,同步,四根线,主从。
-Be quiet
·
2024-02-07 15:34
C
09_树莓派_树莓派
外设
板_GPIO_按键的中断与消抖
目录1.树莓派
外设
集成板总体介绍2.第一部分按键矩阵GPIO_按键与中断3.实现效果1.树莓派
外设
集成板总体介绍1)前言:这是一块为了验证树莓派【兼容树莓派多个型号】的40pins的
外设
接口的外接板,告别复杂的面包板
外设
搭建
-Be quiet
·
2024-02-07 15:30
Linux_树莓派_环境搭建
单片机
嵌入式硬件
AD高速板常见问题和过流自锁
可以使用电机减速器来增大电机的扭矩,
低速
运行的步进电机更要加上减速机减速电机就是普通电机加上了减速箱,这样便降低了转速增大了扭矩HDMI布线要求:如要蛇形使其等长,不要在HDMI的一端绕线。
honey ball
·
2024-02-07 12:21
单片机
嵌入式硬件
Linux驱动工作原理
从图中可知,内核是通过驱动程序中的open(),close()等函数去实现硬件操作的,单从这一点来看,似乎跟单片机通过库函数操作
外设
差不多。
慕诗客
·
2024-02-07 11:15
Linux
linux
运维
服务器
Linux设备树实现方式
设备树是用来管理板级设备的,就是用来描述开发板上CPU,内存,
外设
等信息的文件。
慕诗客
·
2024-02-07 11:15
Linux
linux
运维
服务器
虚拟飞控计算机:飞行控制系统验证与优化的利器
为了满足这些要求,现代飞控系统通常采用先进的处理器和
外设
来确保其高效、稳定的运行。
迪捷软件
·
2024-02-07 11:34
飞控系统
【SpinalHDL】3.奇淫技巧
anonymSignalPrefix”字符串中的内容达到你想要的前缀,Scala中代码如下:objectTopextendsApp{SpinalConfig(anonymSignalPrefix="tmp").generate
Verilog
sinply6
·
2024-02-07 10:38
fpga开发
fpga
verilog
scala
HDL Designer 2021.1 如何将默认编辑器修改为VsCode
第1步安装Vscode第2步添加Vscode至HDLDesigner第3步更改HDLDesigner编译器第4步修改结束,在HDLDesigner中双击block可使用Vscode编辑
verilog
是ZZJin
·
2024-02-07 08:14
编辑器
vscode
ide
1.3
Verilog
环境搭建详解教程
学习
Verilog
做仿真时,可选择不同仿真环境。
二当家的素材网
·
2024-02-07 05:43
Verilog
教程
fpga开发
Verilog
老年代步车改名了你知道吗
一说起老年代步车我们第一印象就是给老人开的,这东西太LOW了,但你可能不知道这东西正在流行起来,消费群体越来越年轻,我们大部分人可能会说年轻人开以前的老年代步车别闹,确实老年代步车还是老人的东西,但是您听说过
低速
新能源汽车吗
2fc26448258d
·
2024-02-07 05:12
【INTEL(ALTERA)】错误 (22595): 英特尔 Quartus不支持“BDF”类型的实体“entity_path/entity_name”
任何现有的BDF设计文件都必须转换为
Verilog
HDL或VHDL。
神仙约架
·
2024-02-07 04:55
INTEL(ALTERA)
FPGA
BDF
Quartus
fpga开发
Verilog
刷题笔记18
题目:Anifstatementusuallycreatesa2-to-1multiplexer,selectingoneinputiftheconditionistrue,andtheotherinputiftheconditionisfalse.解题:moduletop_module(inputa,inputb,inputsel_b1,inputsel_b2,outputwireout_ass
十六追梦记
·
2024-02-07 03:17
笔记
Verilog
刷题笔记19
题目:Acommonsourceoferrors:HowtoavoidmakinglatchesWhendesigningcircuits,youmustthinkfirstintermsofcircuits:IwantthislogicgateIwantacombinationalbloboflogicthathastheseinputsandproducestheseoutputsIwanta
十六追梦记
·
2024-02-07 03:17
笔记
Verilog
刷题笔记21
题目:Apriorityencoderisacombinationalcircuitthat,whengivenaninputbitvector,outputsthepositionofthefirst1bitinthevector.Forexample,a8-bitpriorityencodergiventheinput8’b10010000wouldoutput3’d4,becausebit[
十六追梦记
·
2024-02-07 03:17
笔记
Verilog
刷题笔记20
题目:Casestatementsin
Verilog
arenearlyequivalenttoasequenceofif-elseif-elsethatcomparesoneexpressiontoalistofothers.ItssyntaxandfunctionalitydiffersfromtheswitchstatementinC
十六追梦记
·
2024-02-07 03:46
笔记
【STM32学习笔记4.1】GPIO基本概念
GPIO基本概念GPIO(General-purposeInputs/Outputs,通用输入输出口),可以连接
外设
进行数据的传输或进行控制,也可以作为信号输入口接收信息。
YYA_aea9
·
2024-02-07 00:12
蓝桥杯备战——14.总结及后续
到目前为止,整个蓝桥杯单片机板子上面的
外设
我都差不多封装完成了,而我的初衷也是把板子上的硬件都封装一遍且互不干扰。经过我的初步测试也是达到了这个效果,如果把我做的笔记都弄懂了,拿个省一应该问题不大。
@NachoNEKO
·
2024-02-06 23:31
蓝桥杯单片机备战笔记
蓝桥杯
单片机
嵌入式硬件
三层交换组网实验(华为)
思科设备参考:三层交换组网实验(思科)一,技术简介三层交换技术的出现,解决子网必须依赖路由器进行管理的问题,解决传统路由器
低速
、复杂所造成的网络瓶颈问题。
无泡汽水
·
2024-02-06 20:32
网路安全
网络
FPGA快速入门路径
适合新手的FPGA入门路径总体路径规划基础学习-
verilog
语言
verilog
语言学习,推荐
verilog
数字系统设计一书,讲解比较详实和全面。
zuoph
·
2024-02-06 18:14
FPGA+人工智能
电子技术
fpga开发
硬件工程
nc
verilog
仿真的基础脚本
NCSimNC-SIM为Cadence公司之VHDL与
Verilog
混合模拟的模拟器(simulator),可以帮助IC设计者验证及模拟其所用VHDL与
Verilog
混合计设的IC功能.NC-
Verilog
罐头说
·
2024-02-06 14:07
在
verilog
中保留chisel中的注释
Howtodeciphercommentsingenerated
Verilog
fromchisel?
斐非韭
·
2024-02-06 13:49
chisel
fpga开发
RISC-V MCU应用教程之ADC
此系列具有1路USB2.0主机/设备接口、多通道12位ADC转换模块、多通道TouchKey、多组定时器、多路IIC/USART/SPI接口等丰富的
外设
资源。
借过风景
·
2024-02-06 11:54
单片机
risc-v
mcu
RISC-V MCU 应用教程之ADC(一)
ADC是MCU的重要
外设
,主要用于传感器的数据采集,常见的ADC类型一般为逐次逼近型。
借过风景
·
2024-02-06 11:24
risc-v
mcu
单片机
带有同步清0、同步置1的D触发器模块描述及其Testbench测试
1、
Verilog
描述具有有异步清0、异步置1的D触发器//同步复位、置位D触发器模块描述moduleD_synctrigger(clk,rst,set,D,Q);inputclk,rst,set,D;
shuidetiankong
·
2024-02-06 11:44
FPGA学习
D触发器
同步复位置位D触发器
Verilog
【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】
文章目录带同步复位的D触发器
Verilog
代码testbench代码编译及仿真问题小结带同步复位的D触发器同步复位:复位只能发生在在clk信号的上升沿,若clk信号出现问题,则无法进行复位。
CodingCos
·
2024-02-06 11:12
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
嵌入式面试提问
嵌入式面试问题1.讲一下STM32的时钟系统 现总结下:首先是时钟源输入时钟信号到单片机,然后单片机对输入的时钟信号进行倍频和分频处理,再将处理后的时钟信号输出至系统,
外设
或外部接口。
夕日坂
·
2024-02-06 09:59
STM32笔记总结
面试
单片机
职场和发展
system
verilog
宏定义 `define
define宏的介绍1.1特殊符号`"1.2特殊符号\`\`"1.3特殊符号``2带参数的宏`define2.1带参数宏的使用方法及其存在的问题2.2解决宏定义变量传参的方法总结前言本文主要记录一下system
verilog
hh199203
·
2024-02-06 09:53
systemverilog
systemverilog
宏定义
参数传递
如何理解派生类的构造函数
一、派生类的构造函数当派生类中没有构造函数时,VCS会自动插入一个构造函数new,并执行其父类中的构造函数super.new();当派生类中有构造函数时,system
verilog
期
hh199203
·
2024-02-06 09:53
systemverilog
构造函数
new
System
Verilog
约束随机(二)
文章目录前言一、System
Verilog
约束随机1.1集合操作setmembership1.2权重约束weightedconstraints1.3队列约束arrayconstranint1.4条件约束
hh199203
·
2024-02-06 09:21
systemverilog
systemverilog
随机约束
C51单片机LED点亮,LED闪烁和流水灯
学习单片机最简单的
外设
莫过于IO口的高低电平控制,通过控制51单片机的GPIO使开发板上的LED灯点亮,闪烁,流水灯以及双向流水灯。
唔肯木工
·
2024-02-06 09:12
单片机
单片机
嵌入式硬件
c语言
基于QuartusII的
verilog
数字时钟设计
基于QuautusII的
Verilog
数字时钟设计(1)基本功能①显示年、月、日、星期、时、分,秒,是否为闰年(只有校对生效情况时间可以不连续);②定时与闹铃:到设定的时间(选择周一至周末或具体日期)进行报警
小白努力中@
·
2024-02-06 08:46
爱好
quartus
verilog
数字时钟
正常显示及调教时间
【
Verilog
HDL设计】基于FPGA的HDMI协议实现v0.1
1协议简介HDMI协议常见用的有v1.4v2.0v2.1等版本,后两个版本基于v1.4版本发展而来,要想深入学习HDMI协议,从v1.4版本开始更容易上手。关于HDMIv1.4的协议内容,网上已经有很多前辈作了详细介绍,例如博主“芒果木有籽”的这篇“HDMI1.4协议详解”就讲解的很细致。但毕竟在一篇或者几篇博文中想要把一个协议没有遗漏的展现出来是非常困难的。更详细的协议内容协议详见《High-D
蚂蚁cd
·
2024-02-06 08:16
fpga开发
Vivado开发FPGA使用流程、教程
verilog
(建立工程、编译文件到最终烧录的全流程)
目录一、概述二、工程创建三、添加设计文件并编译四、线上仿真五、布局布线六、生成比特流文件七、烧录一、概述vivado开发FPGA流程分为创建工程、添加设计文件、编译、线上仿真、布局布线(添加约束文件)、生成比特流文件、烧录等步骤,下文将按照这些步骤讲解vivado从创建工程到程序烧录到FPGA里如何操作。二、工程创建打开Vivado软件后,出现下图:上图选择creatproject后,出现下图:上
xingxing点灯
·
2024-02-06 08:11
vivado
fpga开发
开发语言
【友晶科技】基于FPGA的贪吃蛇游戏设计(八)——状态机设计
1.状态机理论知识
Verilog
语言可以依靠不同的always语句块实现硬件电路的并行执行,但在实际工程中,不仅需要并行执行电路,偶尔也会遇到需要串行执行的电路。
Terasic友晶科技
·
2024-02-06 07:35
DE10-Standard
DE1-SOC
DE2-115
fpga开发
科技
游戏
1位全加器设计—— 原理图与VHDL设计初步
文章目录一、实验背景二、实验过程总结一、实验背景通过1位全加器的详细设计,掌握原理图输入以及
Verilog
的两种设计方法二、实验过程实验软件:quartusII13.0modelslimse10.2实验硬件
贪睡的小孩
·
2024-02-06 07:03
基于FPGA的图像最近邻插值算法
verilog
实现,包括tb测试文件和MATLAB辅助验证
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入matlab显示图片,效果如下:2.算法运行软件版本vivado2019.2,matlab2022a3.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2022/07/2801:51:45
简简单单做算法
·
2024-02-06 07:01
Verilog算法开发
#
图像算法
matlab
fpga开发
图像最近邻插值
上一页
3
4
5
6
7
8
9
10
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他