Verilog学习系列

31条指令单周期cpu设计(Verilog)-(八)上代码→指令译码以及控制器

说在前面开发环境：Vivado语言：Verilogcpu框架：Mips控制器：组合逻辑指令译码器我们需要根据一条32位的指令的结构确定是哪一条指令可以根据操作码(op)以及功能码（func），使用case
o0o_-_·2023-08-14 05:23

【C++学习系列】1.小谷记账踩坑记

文章目录前言1.基础支持2.几个小坑2.1为什么要用引用传值2.2头文件的作用2.3whiletrue的使用和跳出3.未解决的问题前言是尚硅谷的C++第一季的项目，我跟着敲下来了，发现几个坑点，记录下来；1.基础支持有这个则只requireonce#pragramonce关键数据结构StructAccountItem{stringitemType;intamount;stringdetail;}关
weixin_40293999·2023-08-13 15:51

FPGA实践 ——Verilog基本实验步骤演示

0x00回顾：AND/OR/NOT逻辑的特性AND：与门可以具有两个或更多的输入，并返回一个输出。当所有输入值都为1时，输出值为1。如果输入值中有任何一个为0，则输出值为0。OR：或门可以具有两个或更多的输入，并返回一个输出。如果输入值中至少有一个为1，则输出值为1。如果所有输入值都为0，则输出值为0。NOT：非门具有一个输入和一个输出。当输入值为1时，输出值为0；当输入值为0时，输出值为1。晶体
柠檬叶子C·2023-08-13 12:32

高效学习系列5-关于思维模型的那些事儿

什么是人类智慧？如果你只是记得一些孤立的事实，试图把它们拼凑起来，那你会无法真正理解任何东西。如果这些事实不在一个理论框架中相互联系，你也无法把它们派上用场。你必须在头脑中建立起一些思维模型，依靠这些思维模型组成的框架重构自身的经验什么是思维模型呢？思维模型是针对你所面对的情况，指引你关注重要元素的蓝图，界定场景、背景和方向。即使缺乏实际知识或经验，你也能够增进了解，做出最佳决策。要学哪一种思维模
马一·2023-08-13 11:24

verilog case 语句合并问题

有时候在case语句中会有不同选择执行相同操作的情况，为了简化代码，可以将其合并。以下解答来自百度知道(由于排版问题，有相应修改)：reg[1:0]addr_cnt=2'b11;regread=1'b1;always@(posedgeclk_40M)beginaddr_cnt语句。（若要自动显示高亮，则需要用）printf("helloworld");cout<<"helloworld"<
weixin_30861459·2023-08-13 10:31

【UART】Verilog实现UART接收和发送模块

目录写在前面UART工作原理UART接收部分UARTRX模块图UARTRX时序图Verilog实现UARTRX模块UART发送部分UARTTX模块图UARTTX时序图Verilog实现UARTTX模块总结写在前面
Linest-5·2023-08-13 10:30

【Verilog】将分包的数据包进行 合并

合起来dat_recv_blocks`timescale1ns/1ps////Company://Engineer://CreateDate://DesignName://ModuleName:dat_recv_blocks//ProjectName://TargetDevices://ToolVersions://Description://Dependencies://Revision://R
乌恩大侠·2023-08-13 10:30

（pytorch-深度学习系列）ResNet残差网络的理解-学习笔记

ResNet残差网络的理解ResNet伴随文章DeepResidualLearningforImageRecognition诞生，该文章是MSRA何凯明团队在2015年ImageNet上使用的网络，在当年的classification、detection等比赛中，ResNet均获了第一名，这也导致了ResNet声名鹊起。1.提出ResNet的背景：出了什么问题该思想的起源是训练深度网络中发现的一个
我是一颗棒棒糖·2023-08-13 06:25

数据挖掘（异常检测）——相似度

DataWhale组队学习2021.05组队学习系列笔记四异常检测（相似度）LOF方法是一种典型的基于密度的高精度离群点检测方法。
EL33·2023-08-13 06:02

通过MATLAB自动产生Hamming编译码的verilog实现,包含testbench

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述1.原理1.1编码规则1.2错误检测和纠正2.实现过程2.1编码过程2.2解码过程3.应用领域3.1数字通信3.2存储系统3.3ECC内存3.4数据传输5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本matlab2022a和vivado2019.23.部分核心程序%编码fprintf(fid,'module
简简单单做算法·2023-08-13 06:48

QT学习系列目录

文章目录QT系列目录一、QT学习1.信号与槽的理解二、QT功能实现1.QT信号与槽实现2.QT修改应用程序icon3.QT读写文件4.QT读写配置文件5.QT中类型转换6.QT中显示加载动画7.QT中定时器使用8.QT中让控件跟随窗口大小变化9.QT中调用MessageBox的三种方法10.QT正则校验三、QT开发异常问题QT系列目录一、QT学习1.信号与槽的理解二、QT功能实现1.QT信号与槽实
Mr.Kyle·2023-08-13 01:53

Verilog generate 和for的区别

Veriloggenerate和for的区别generateforforloop一直搞不清generate和for的区别是什么，自己写了个module看看综合后的效果。
千万小心·2023-08-12 18:26

Verilog2PSK数字调制实现

2PSK数字调制实现代码完全参考FSK实现:Verilog实现2FSK调制.不同之处在于输入一路为sin，一路为cos，通过输入选择实现180。反向仿真结果
千万小心·2023-08-12 18:55

Verilog 定点乘法器实现

Verilog两种乘法器比较串行与流水乘法器串行与流水乘法器串行modulemulti_serial#(parameterM=8,parameterN=8)(inputclk,inputrst,input
千万小心·2023-08-12 18:55

Verilog 定点除法器设计

原理参考topmodulediv_top#(parameterM=5,parameterN=3)(inputclk,inputrst,inputen,input[M-1:0]divided,input[N-1:0]divisor,output[M-1:0]quotient,output[N-1:0]remainder);//savequotientandremainderleverbyleverw
千万小心·2023-08-12 18:55

ASK数字调制解调实现

ASK数字调制解调实现调制解调原理Matlab仿真Verilog仿真调制解调原理对于为什么全波整流+低通能够还原包络，我的理解是这样的首先整流将电路转化为右图所示，然后对于黑圈中变化较为快的高频部分，用低通滤波器去除
千万小心·2023-08-12 18:25

Verilog实现2FSK调制

2FSK数字调制实现FSK原理FSK原理FSK(FrequencyShift-Keying)频移键控分为非连续相位FSK和连续相位FSK，区别在于转换处是否连续。Matlab生成输入的两种不同频率的载波f1=5000;%波形频率f2=4000;fs=20000;%采样频率N=12;%量化位数len=2000;%长度t=0:1/fs:(len-1)/fs;s1=sin(2*pi*f1*t);s2=s
千万小心·2023-08-12 18:25

Verilog并行FIR滤波器设计

Verilog并行FIR滤波器设计1.Matlab生成抽头系数2.Matlab生成混频信号3.verilog实现仿真设计一个2kHz采样，500Hz截止的15阶低通滤波器（h(n)长度为16），过渡带500
千万小心·2023-08-12 18:55

Verilog 级联IIR滤波器设计

IIR滤波器Matlab设计Verilog设计测试结果理论原理Matlab设计设计一个4阶IIR低通滤波器，采样频率为8MHz，截至频率为2MHz，阻带衰减为40dB,滤波器量化位数12bits。
千万小心·2023-08-12 18:55

Verilog求log10和log2近似

Verilog求log10和log2近似Verilog求10对数近似方法，整数部分用位置index代替，小数部分用查找表实现参考：Verilog写一个对数计算模块Log2(x)FPGA实现对数log2和
千万小心·2023-08-12 18:24

计算机网络（五）—— 运输层（1、2、3）：运输层概述、运输层端口、复用与分用的概念、UDP和TCP的对比

计算机网络系列内容的学习目录→\rightarrow→谢希仁计算机网络学习系列内容汇总。
大彤小忆·2023-08-12 16:01

FreeRTOS的学习（三）——中断机制

FreeRTOS的学习系列文章目录FreeRTOS的学习（一）——STM32上的移植问题FreeRTOS的学习（二）——任务优先级问题FreeRTOS的学习（三）——中断机制FreeRTOS的学习（四）
LEODWL·2023-08-12 09:43

FreeRTOS的学习（六）——系统时钟

FreeRTOS的学习系列文章目录FreeRTOS的学习（一）——STM32上的移植问题FreeRTOS的学习（二）——任务优先级问题FreeRTOS的学习（三）——中断机制FreeRTOS的学习（四）
LEODWL·2023-08-12 09:13

ArcGIS Engine学习系列1 AE基础介绍

1.ArcGIS软件体系结构2.ArcObjectsArcObjects是ESRI公司ArcGIS系列产品的开发平台，它是基于MicrosoftCOM技术（基于微软COM技术，所以只能在这个环境中运行）构建的GIS组件产品，是一套可重用的通用的二次开发组件产品，它可以用于大量开发框架中，包括流行的像.NET、Visual、C++、Java等开发环境。ArcObjects不是为最终用户而是专门为开发
GISer Liu·2023-08-12 08:33

verilog 时序控制----由一个@骚操作引发的思考

最近见识了大佬在代码中用"@"出了“一剑”，百思不得其解，甚至对“剑”本身都产生了怀疑······所幸在前辈的剑谱中找到答案，一起来见识一下吧。欲练此功，必先xx理解基本功。1.电路的两种延时传输延时（TransportDelay）电路的输入需要经过一段时间以后才能在输出端得到响应。与此最相近的电路就是传输导线了，假如从线上A点到B点需要5ns，那么A点处信号可以随意变化且每次变化维持时间没有限制
苏化·2023-08-12 08:36

C++学习系列之求圆柱体的体积

实例要求：以函数调用的方式，求圆柱体的体积；主函数中先输入圆柱体的半径和高，调用求体积的函数，输出结果；代码如下：#include#includeusingnamespacestd;doubleCylinder(doubler,doubleh);//函数声明//主函数intmain(){doubleradius,height;cout>radius>>height;doublevolume=Cyl
李十五哥·2023-08-12 07:22

C++学习系列之打印金字塔和倒金字塔

实例要求：用符号“#”打印一个金字塔；用符号“#”打印一个倒金字塔金字塔代码：#includeusingnamespacestd;intmain(){for(inti=1;iusingnamespacestd;intmain(){for(inti=1;i<=8;i++){for(intj=1;j<=i-1;j++)cout<<"";for(intk=1;k<=18-i;k++)cout<<"#";
李十五哥·2023-08-12 07:22

C++学习系列之求圆的面积

实例要求：取圆周率为3.1415926，分别输入半径为40和928.355，求圆面积；并按域宽10位输出，先输出圆周率和半径，再输出圆的面积；代码如下：#include#includeusingnamespacestd;constdoublepi=3.1415926;intmain(){doubleradius1,radius2;cout>radius1>>radius2;cout<
李十五哥·2023-08-12 07:52

Android的学习系列之Android Studio Setup安装

Android的学习系列之AndroidStudioSetup安装@[TOC](Android的学习系列之AndroidStudioSetup安装)前言Android平台搭建总结前言还是项目需要，暂时搭建安卓的运行平台
arriettyandray·2023-08-12 06:29

spring 5.0.x源码学习系列一: 构建spring源码

spring5.0.x源码学习系列之构建spring源码一、环境准备Spring5.0.x源码下载:gitclonehttps://github.com/spring-projects/spring-framework.git-b5.0
avengerEug·2023-08-12 04:27

Javascript进阶[面向对象编程]

文章深入浅出、语言风趣；爱吃必胜客社区创立者，旨在“发现美欣赏美学习系列专栏。Python学习宝库。网络安全学习宝库、文章目录⭐️面向对象编程创建一个基本的JavaScr
李奇坤剑指大厂·2023-08-11 18:54

verilog 实现异步fifo

理论知识参考异步FIFO_Verilog实现_verilog实现异步fifo_Crazzy_M的博客-CSDN博客代码/*位宽8bit,位深8*/moduleasync_fifo#(parameterFIFO_DEPTH
eachanm·2023-08-11 11:32

Verilog——格雷码计数器

-格雷码（Graycode）：第一次接触格雷码是在本科的数电课本上，其在可靠性编码占据重要位置。后来所学的卡诺图与格雷码关系密切。格雷码特点在于相邻性和单位距离性。在代码传输过程中，彼此相邻位置仅有一位数码不同，故有着较好的可靠性。4位格雷码：十进制二进制格雷码000000000100010001200100011300110010401000110501010111601100101701110
简丨生·2023-08-11 03:11

爆肝4万字❤️零基础掌握Verilog HDL

文章目录0.前言1.VerilogHDL简介1.1什么是VerilogHDL1.2verilog发展历史ㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤ1.3为什么要使用verilog1.4IPcore2.
楚生辉·2023-08-10 16:41

SV Code Example On VCS

mChuShenghui.ThisismyfirstattemptatwritingatechnicalblogentirelyinEnglish.Inthisarticle,IwillwalkyouthroughrunningaSystemVerilogexampleusingVCS
楚生辉·2023-08-10 16:40

python verilog顶层连线_RTL顶层自动连线的秘密武器：Emacs verilog-mode介绍（VIM也可以用）...

我们今天就来介绍自动连线的神器——emacsverilog-mode。emacs是什么？江湖流传版：传说中神的编辑器。
空明流转·2023-08-10 09:10

【效率提升—Python脚本】根据Verilog文件自动生成tb文件

文章目录Verilog端口文件（仅做示范用）对应的tb文件相应代码在数字IC设计过程中，根据顶层生成testbench时存在很多重复性工作，因此为了提高工作效率，特地开发此脚本。
er橙汁儿·2023-08-10 08:36

Verilog代码与VScode编辑器联合检测语法

首先在vscode中安装支持Verilog的插件：•在vscode的Extension中搜索Verilog，安装如下图所示的插件；2.Modelsim语法检查器集成Modelsim的安装破解本文不再赘述
shabby爱学习·2023-08-10 08:48

Sublime编辑器之Verilog

最近开始学习Verilog，之前一直使用sublime写sql代码，现在想尝试一下用sublime能不能写相关的Verilog代码，本文主要是一些Verilog相关插件的安装与使用一、插件安裝教程（Verilog
hannah2sah·2023-08-10 08:18

Notepad++代码编辑器——Verilog编译

Notepad++是一款精致小巧的编辑器，自带Verilog语法识别功能，插件也挺好用的。尤其是利用插件实现代码片段，大大节省我们写Verilog的时间。
voiue·2023-08-10 08:17

Verilog中的FIFO设计-同步FIFO篇-异步FIFO篇

目录0写在前面1异步FIFO结构2空满判断3时钟同步4异步FIFO设计5一个我在面试中被问到的问题参考资料0写在前面在上篇文章中，我们介绍了同步FIFO，介绍了FIFO的重要参数，并给出了同步FIFO设计代码，本文将介绍异步FIFO1异步FIFO结构在上篇文章中我们给出了FIFO的基本接口图并且指出，该图适用于所有的FIFO，这次我们先看看异步FIFO内部的大体框图异步FIFO主要由五部分组成：写
行走的BUG永动机·2023-08-10 04:01

SystemVerilog中的浅复制（shallow copy）和深复制 (deep copy)

1、浅复制：Packetp1;Packetp2;p2=newp1;//Shallowcopy:Onlycopyobject,Objectsinclasspacketarenotcopied,onlytheirhandles;先说结论：1.深复制和浅复制都是指复制一个对象，而不是句柄。（区别于句柄的复制）2.浅复制：先创建了一个新的对象，从另一对象复制了其各个类属性。所有变量都被复制：整数、字符串、
一只迷茫的小狗·2023-08-10 01:52

【FPGA协议篇】UART通信及其verilog实现(代码采用传参实现模块通用性，适用于快速开发)

UART通信UART通信简介verilog实现顶层模块接收模块发送模块仿真波形实测结果UART通信简介即通用异步收发器(UniversalAsynchronousReceiver/Transmitter
mrVillain·2023-08-09 22:26

使用Verilog语言对RISC-V单周期处理器的修改与测试

所涉及的程序及文件链接：https://pan.baidu.com/s/1S9vrGjryHHj3c8qQUkwuAQ提取码：escq设计目标对授课内容的单周期RISC-V处理器进行扩展，使之能够支持两个额外的指令：lui和xor。图1所示是一个完整的单周期处理器，图2是控制单元，图3是ALU。表1和表2是MainDecoder和ALUDecoder真值表，表3列出的是ImmSrc编码，图4是RI
铭....·2023-08-09 18:15

JavaScript算法【入门】

文章深入浅出、语言风趣；爱吃必胜客社区创立者，旨在“发现美欣赏美学习系列专栏。Python学习宝库。网络安全学习宝库、文章目录基础算法反转字符串计算整数的阶乘找出字符串中
李奇坤剑指大厂·2023-08-09 09:02

Clickhouse学习系列——一条SQL完成gourp by分组与不分组数值计算

笔者在近一两年接触了Clickhouse数据库，在项目中也进行了一些实践，但一直都没有一些技术文章的沉淀，近期打算做个系列，通过一些具体的场景将Clickhouse的用法进行沉淀和分享，供大家参考。首先我们假设一个Clickhouse数据表：CREATETABLETest_Table(page_idString,/*页面ID*/user_idString,/*用户ID*/is_slowString
粲然忧生·2023-08-09 07:54

verlilog语言实现8位移位寄存器

姓名：杨汉雄学号：19011210569【嵌牛导读】VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能
d36a3fd5b3e4·2023-08-09 03:35

香山处理器跑仿真和跑FPGA两套环境配置过程小结

============================================裸机ubuntu18.04上运行香山处理器（南湖）makeverilog=====================
前滩西岸·2023-08-09 01:53

vivado纯verilog代码固化程序

将程序固化到flash中，该示范版本为2018.3本次参考为EGO1开发板，flash模块如下：步骤：在生成bit流文件之后第一步，打开ImplementedDesign第二步，依次选择Tools——>Setting——>Bitstream，点击Configureadditionalbitstreamsettings。如果上一步ImplementedDesign没有打开，这里会显示需要打开。这里面
火眼金睛实现统一美·2023-08-08 16:20

FPGA纯verilog代码实现H264视频压缩 提供工程源码和技术支持

这里写目录标题1、前言2、我这里已有的视频图像编解码方案3、H264视频压缩理论4、H264视频压缩-性能表现5、H264视频压缩-设计方案6、Vivado工程详解7、Vivado功能仿真8、福利：工程代码的获取1、前言H264视频压缩与解码在FPGA图传领域应用广泛，Xilinx高端器件已经内嵌了H264加速器，在Linux系统下调用API即可使用，但对于需要定制私有算法或者协议的H264视频压
9527华安·2023-08-08 14:14
上一页 46 47 48 49 50 51 52 53 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他