E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog学习系列
HDLBits-
Verilog
Language-Modules:Hierarchy(模块：层次结构)
目录Moduleshift8Moduleshift8Thisexerciseisanextensionofmodule_shift.Insteadofmoduleportsbeingonlysinglepins,wenowhavemoduleswithvectorsasports,towhichyouwillattachwirevectorsinsteadofplainwires.Likeever
我叫夏满满
·
2023-08-25 15:02
verilog
HDLBits-
Verilog
学习记录 |
Verilog
Language-Modules（1）
文章目录20.Module21.Connectingportsbyposition|Moudlepos22.Connectingportsbyname|Modulename23.Threemodules|Moduleshift24.Modulesandvectors|Moduleshift820.Modulepractice:Youmayconnectsignalstothemodulebypor
Time木0101
·
2023-08-25 15:01
IC学习
#
Verilog学习
#
IC设计学习
学习
IC设计
Verilog
芯片设计
【【
Verilog
典型电路设计之CORDIC算法的
Verilog
HDL 实现】】
Verilog
典型电路设计之CORDIC算法的
Verilog
HDL实现典型电路设计之CORDIC算法的
Verilog
HDL实现坐标旋转数字计算机CORDIC(CoordinateRotationDigitalComputer
ZxsLoves
·
2023-08-25 13:49
Verilog学习系列
算法
fpga开发
【【
Verilog
典型电路设计之log函数的
Verilog
HDL设计】】
Verilog
典型电路设计之log函数的
Verilog
HDL设计log函数是一种典型的单目计算函数，与其相应的还有指数函数、三角函数等。
ZxsLoves
·
2023-08-25 13:45
Verilog学习系列
fpga开发
模电基础学习
电路设计好比老中医，学会一个套路就可以用一辈子，因为电路设计是基于物理学原理一直都没有变化过，现在最常用的芯片设计，硬件电路描述语言
verilog
是上个世纪80年代的语言。电流什么是电流？
lune_one
·
2023-08-25 12:02
模电数电电路基础
模电
VScode中写
Verilog
时，i
verilog
语法自动纠错功能不起作用
VScode中编写
Verilog
时，i
verilog
语法自动纠错功能不起作用问题：按照教程搭建vscode下
Verilog
编译环境，发现语法纠错功能一直无效，检查了扩展
Verilog
-HDL/System
Verilog
yuukai
·
2023-08-25 10:16
vscode
fpga
System
Verilog
-packed array以及unpacked array
如下声明：logic[7:0]data[255:0]维度在标识符前面的部分称为packedarray，在标识符后面的部分称为unpackedarray，一维的pakcedarray也称为vector。packedarraypackedarray只能由单bit数据类型（bit,logic,reg）、enum以及其他packedarray和packedstructure组成。packedarray保证
mrbone11
·
2023-08-25 04:29
System
Verilog/
Verilog
verilog
system
verilog
fpga开发
eda
System
Verilog
-数据类型
System
Verilog
数据类型分为两大类，一类是变量（variable），一类是网线（net）。
mrbone11
·
2023-08-25 04:59
System
Verilog/
Verilog
system
verilog
verilog
fpga开发
CobaltStrike逆向
学习系列
(6)：Beacon sleep_mask 分析
这是[信安成长计划]的第6篇文章关注微信公众号[信安成长计划]0x00目录0x01C2Profile分析0x02setuserwx“true”0x03setuserwx“false”CobaltStrike提供了一个内存混淆功能，它会在Sleep的时候将自身混淆从而避免一定的检测0x01C2Profile分析因为sleep_mask是从C2Profile中设置的，所以就需要先搞清楚TeamServ
Vesel『无心』
·
2023-08-25 01:09
信息安全
系统安全
web安全
安全
安全架构
Xilinx FPGA RAM存储资源
verilog
可综合描述方法
1概述在FPGA设计中经常要使用片内RAM资源来缓存数据。对于XilinxFPGA器件，片内存储资源分为块存储BlockRAM和分布式存储DistributedRAM。BlockRAM为硬核，不会占用触发器FF和查找表LUT这类逻辑资源。而DistributedRAM是通过LUT和FF搭建而成，会占用逻辑资源。因此，在进行程序设计时会优先考虑使用BlockRAM资源。一般情况下，要使用Xilinx
MmikerR
·
2023-08-24 19:27
#
verilog
fpga开发
verilog
fpga
xilinx
Verilog
相等运算符之相等和全等
相等==和!==称为逻辑等式运算符，其结果由两个操作数的值决定。真值表如下：==01xz010xx101xxxxxxxzxxxx全等===和!===常用于case表达式的判别，所以又称为case等式运算符。它是对操作数进行按位比较，两个操作数必须完全一致，结果才为1。若两个操作数对应位都出现不定值x或高阻值z，则也可认为是相同的。真值表如下：===01xz0100010100x0010z0001之
蒋楼丶
·
2023-08-24 14:39
FPGA
fpga开发
Verilog
语法学习——边沿检测
边沿检测代码moduleedge_detection(inputsys_clk,inputsys_rst_n,inputsignal_in,outputedge_rise,outputedge_down);//存储上一个时钟周期的输入信号regsignal_in_prev;always@(posedgesys_clkornegedgesys_rst_n)beginif(!sys_rst_n)sig
灵风_Brend
·
2023-08-24 14:38
Verilog语法学习
学习
fpga开发
C语言
学习系列
--＞看淡指针（2）
文章目录前言一、数组名的理解二、使用指针访问数组三、一维数组传参本质四、二级指针五、指针数组六、指针数组模拟二维数组前言不把指针学的扎实，可不敢说自己C语言基础学的好一、数组名的理解#includeintmain(){intarr[10]={1,2,3,4,5,6,7,8,9,10};printf("&arr[0]=%p\n",&arr[0]);printf("arr=%p\n",arr);ret
南桥几晴秋
·
2023-08-24 11:00
C语言学习系列
c语言
学习
算法
C语言
学习系列
--＞【关于qsort函数的详解以及它的模拟实现】
文章目录一、概述二、qsort函数参数介绍三、qsort实现排序3.1qsort实现整型数组排序3.2qsort实现结构体数组排序四、模拟实现qsort函数一、概述对数组的元素进行排序对数组中由指向的元素进行排序，每个元素字节长，使用该函数确定顺序。此函数使用的排序算法通过调用指定的函数来比较元素对，并将指向它们的指针作为参数。官方解释：声明：voidqsort(void*base,size_tn
南桥几晴秋
·
2023-08-24 11:29
c语言
学习
开发语言
C语言
学习系列
--＞看淡指针（3）
文章目录一、字符指针变量二、数组指针变量2.1概述2.2数组指针初始化三、二维数组传参本质四、函数指针五、typedef关键字六、函数指针数组一、字符指针变量在指针的类型中我们知道有⼀种指针类型为字符指针char*一般使用：#includeintmain(){charch='w';char*pc=&ch;return0;}进阶使用#includeintmain(){constchar*pstr="
南桥几晴秋
·
2023-08-23 13:28
C语言学习系列
c语言
学习
开发语言
HDLBits-
Verilog
学习记录 |
Verilog
Language-Basics（2）
7.Declaringwires|wiredeclproblem:Implementthefollowingcircuit.Createtwointermediatewires(namedanythingyouwant)toconnecttheANDandORgatestogether.NotethatthewirethatfeedstheNOTgateisreallywireout,soyoud
Time木0101
·
2023-08-23 10:28
IC学习
Verilog学习
IC设计学习
学习
IC设计
IC
芯片设计
Verilog
HDLBits-
Verilog
学习记录 | Getting Started
GettingStartedproblem:Buildacircuitwithnoinputsandoneoutput.Thatoutputshouldalwaysdrive1(orlogichigh).答案不唯一，仅共参考：moduletop_module(outputone);//Insertyourcodehereassignone=1;endmodule相关解释：top_module顶层模
Time木0101
·
2023-08-23 10:27
IC学习
Verilog学习
IC设计学习
学习
verilog
ic
芯片
芯片设计
芯片验证
HDLBits-
Verilog
学习记录 |
Verilog
Language-Basics（1）
1.Simplewireproblem:Createamodulewithoneinputandoneoutputthatbehaveslikeawire.moduletop_module(inputin,outputout);assignout=in;endmodule2.Fourwiresproblem:Createamodulewith3inputsand4outputsthatbehave
Time木0101
·
2023-08-23 10:27
IC学习
Verilog学习
IC设计学习
学习
IC
ic设计
IC验证
Verilog
verlilog语言实现十进制计数器
姓名：杨汉雄学号：19011210569【嵌牛导读】
Verilog
HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能
d36a3fd5b3e4
·
2023-08-23 10:16
硬件描述语言
VERILOG
（二）
可综合设计
Verilog
硬件描述语言有类似高级语言的完整语法结构和系统，这些语法结构的应用给设计描述带来很多方便。但是，
Verilog
是描述硬件电路的，其建立在硬件电路的基础之上。
静一下1
·
2023-08-23 08:02
FPGA-10：设计个简单的cpu(真的简单！)
经过了之前的学习想必各位对
verilog
应该有了基本的基础那么，接下来，我们就来造cpu吧！
tastynoob
·
2023-08-22 20:43
FPGA
fpga
Java8之stream(一)
Java8自2013年6月发布至现在已经接近7年的时间了,虽然一直基于jdk8的版本开发,新特性也零零碎碎的一直在用,但一直没有系统的整理Java8的新特性和各种用法.这个系列也算是对Java8的一个总结
学习系列
凭窗听风
·
2023-08-22 09:14
VCS与Verdi联仿，简要万能工程模板，持续更新中...
VCS与Verdi联仿，简要工程模板，持续更新中…文章目录VCS与Verdi联仿，简要工程模板，持续更新中...一、背景二、编写工程模块三、使用工程模板四、仿真结果五、工程下载地址一、背景学习
verilog
Gkbytes
·
2023-08-21 07:28
verilog
verilog
defparam
verilog
defparam文章目录
verilog
defparam一、背景二、模块例化传参与defparam的对比2.1带参数模块例化的例子2.2defparam的例子三、defparam3.1例子一
Gkbytes
·
2023-08-21 07:28
verilog
Verilog
中的 条件语句\多路分支语句\循环语句
Verilog
中的条件语句\多分支语句\循环语句文章目录
Verilog
中的条件语句\多分支语句\循环语句一、背景二、if-else2.1标准结构2.2例子三、case-endcase3.1标准结构3.2
Gkbytes
·
2023-08-21 07:53
verilog
IP库新增经过实践的
Verilog
库
网上严重缺乏实用的
Verilog
设计。ProjectF库是尝试让FPGA初学者变得更好部分。
碎碎思
·
2023-08-21 05:23
tcp/ip
fpga开发
网络协议
网络
西工大计组实验单周期CPU
话说csdn为什么不能直接从md文档导入图片呢，害的我得手动放了半天图片1.实验要求使用
verilog
硬件描述语言设计一个单周期cpu完成基本模块的设计完成addu指令的验
codeqb
·
2023-08-21 01:02
组成原理
cpu
verilog
硬件
Python写一个创意五子棋游戏
前言在本教程中，我们将使用Python写一个创意五子棋游戏个人主页→数据挖掘博主ZTLJQ的主页个人推荐python
学习系列
：☄️爬虫JS逆向系列专栏-爬虫逆向教学☄️python系列专栏-从零开始学python
ZTLJQ
·
2023-08-20 19:08
python
算法
windows
pycharm
爬虫
机器
学习系列
：LightGBM 可视化调参
大家好，在100天搞定机器学习|Day63彻底掌握LightGBM一文中，我介绍了LightGBM的模型原理和一个极简实例。最近我发现Huggingface与Streamlit好像更配，所以就开发了一个简易的LightGBM可视化调参的小工具，旨在让大家可以更深入地理解LightGBM。网址：https://huggingface.co/spaces/beihai/LightGBM-paramet
统计学家
·
2023-08-20 19:38
Verilog
入门
Verilog
入门本内容来自牛客网
Verilog
入门特别版1、一个没有输入和一个输出常数1的输出的电路，输出信号为onemoduletop_module(one);outputwireone;assignone
二炮
·
2023-08-20 14:52
FPGA
Verilog
fpga开发
notepad++
verilog
关键字自动补全
新建
verilog
.xml放在安装目录下D:\ProgramFiles(x86)\Notepad++\autoCompletion
向前行
·
2023-08-20 13:28
notepad++
System
Verilog
系列实验1
SYNOPSYS—System
Verilog
入门实验1文章目录SYNOPSYS---System
Verilog
入门实验1前言一、验证平台（环境）的透明度二、测试平台（环境）结构1.通用验证结构2.针对该实验的验证结构三
进击的砰砰砰
·
2023-08-20 13:26
system
verilog入门实验系列
fpga
systemverilog
system
verilog
学习（2）interface
本节主要内容：testbench与design的连接，
verilog
连接testbench与design的方法，SV的interface，stimulustiming，clockingblocks，timingregion
weixin_30386713
·
2023-08-20 13:56
system
verilog
1数据类型1四值数据：interger,logic,reg,wire;二值数据：byte，shortint，int，longint，bit2有符号：byteshortintintlongint,integer;无符号：bitlogicregwire3数据类型转化：1隐式转换；2显示转换->静态转换：转换表达式前加上单引号，不会对转换值做检查，转换失败也不知道；动态转换$cast(tgt,src)4
UpupED
·
2023-08-20 13:26
interview
python
System
verilog
接口 interface modport
一、接口的定义 System
Verilog
在
Verilog
语言基础上扩展了“接口”（interface）结构，System
Verilog
增加了新的端口类型—接口
小羊肖恩想
·
2023-08-20 13:25
systemverilog
Error-[ NYINM] Unsupported system
verilog
feature，Found ‘ interface’ inside interface before ‘endinte
在用VCS仿真时，出现如下图红色序号1所示的报错：报错的具体位置在下图中的红色箭头处。这个报错有些莫名其妙：因为红色箭头处只是一个简单类的声明。一般出现这种UVM基础的类声明也会报错的情况，八成是前面的代码出了某种错误（类似的还有什么driver,monitor定义报错），VCS又检查不出来，只好在这里卡住。建议检查前面编译的代码部分，可以采用注释的方式，注释掉某一部分，再次编译出现别的错误，说明
泸高这个碉堡是我炸的
·
2023-08-20 13:25
c#
System
verilog
Scheduling semantics
前言基于《IEEEStandardforSystem
Verilog
—UnifiedHardwareDesign,Specification,andVerificationLanguage》4章的学习和自己的理解
吹爆大气球
·
2023-08-20 13:55
systemverilog
【System
Verilog
之 接口】~ Interface
本章目录：1.接口interface1.1什么是接口？1.2为什么要用接口呢（优势）？1.3举例说明1.4接口的定义与使用1.4.1练习参考文献声明1.接口interface1.1什么是接口？1.2为什么要用接口呢（优势）？答：接口可以带来很多便利，就好像Java中的对象一样，只需要定义一次，需要的时候拿来做例化就可以了。不用接口也可以，但如果我们的需求发生改变，那我们要改的东西那可就太多了，不利
IC二舅
·
2023-08-20 13:55
IC设计/验证
FPGA
集成测试
fpga开发
System
verilog
接口 interface modport使用说明
一、接口的定义 System
Verilog
在
Verilog
语言基础上扩展了“接口”（interface）结构，System
Verilog
增加了新的端口类型—接口，接口允许许多信号合成一组由一个端口表示，
一只迷茫的小狗
·
2023-08-20 13:24
Systemverilog
fpga开发
System
Verilog
中interface(接口)介绍
interface出现背景随着设计复杂度的增加，模块之间的连接也变得更加复杂。两个RTL模块之间可能有几十个连接信号，这些信号必须按照正确的顺序排列以使它们正确地通信。当在两个模块中增加一个新的信号的时候，不但需要编辑模块代码以增加新的端口，还需要编辑上一层次中连接器件的网单代码，任何一层次出现错误都会导致设计无法正常工作。传统方法：使用信号名映射的信号连接方法，但这无疑增加了代码输入量，而且很容
狮子座硅农（Leo ICer）
·
2023-08-20 13:54
systemVerilog语法
systemVerilog语法
system
Verilog
的interface（接口）介绍
1存在问题两个RTL模块之间可能有几十个连接信号，这些信号必须按照正确的顺序排列以使它们能正确地通信。问题：（1）信号线容易连接错；（2）添加或删除端口，上一层，或上上一层需要修改，比较复杂。2例子2.1arb_if.sv（接口文件）interfacearb_if(inputbitclk)logic[1:0]grant,request;logicrst;endinterface2.2arb.sv/
狮子座硅农（Leo ICer）
·
2023-08-20 13:54
芯片验证
芯片设计
systemVerilog
interface
接口
保姆级超硬核包会，System
Verilog
SV接口（interface ）
Verilog
通过模块间的端口来完成模块间的通信，SV在
Verilog
的基础上扩展了接口interface。引入interface可以简化模块儿之间的连接，将一组相关的信号可以封装到一起。i
Dypypp
·
2023-08-20 13:24
System
Verilog
fpga开发
System
Verilog
中结合interface实现输出数据总线的功能(2)
在上一篇文章中说明了如何使用System
Verilog
的interface来实现FPGA内部的输出数据总线功能，但仅给出了传输单个数据的方法。
JohnYork
·
2023-08-20 13:23
HDL
HDL
FPGA
打包数据总线
System
Verilog
interface使用说明
1.Interface概念System
Verilog
中引入了接口定义，接口与module等价的定义，是要在其他的接口、module中直接定义，不能写在块语句中，跟class是不同的。
一只迷茫的小狗
·
2023-08-20 13:53
Systemverilog
fpga开发
System
Verilog
之接口详解
1.入门实例测试平台连接到arbiter的例子：包括测试平台,arbiter仲裁器,时钟发生器和连接的信号。ㅤㅤㅤㅤㅤㅤㅤㅤㅤArbiter里面可以自定义发送的权重，是轮询还是自定义grant表示仲裁出来的是哪一个，也即只有0，1，因此图中grant的取值只有000110不可能出现11。grant_valid表示grant是否有效。使用端口顶层连接moduletop;logic[1:0]grant
楚生辉
·
2023-08-20 12:03
学无止境
fpga开发
词汇
学习系列
（一）：252个基本词根详解
第一部分核心词根1、agag=do，act做，动agent[ag做，办理，ent名词后缀，表示人；做事者，“办理人”]代理人agency[ag做，作ency名词后缀]代理，代理处，机构，作用2、agriagri=field田地，农田(agri也作agro,agr)agriculture[agri田地，农田，cult耕作–ure名词后缀]农业，农艺agronomy[agro农田→农业，nomy…..
nauwzj
·
2023-08-20 12:40
英语学习
英语
基础
语言
半导体学习入门书籍推荐之《
Verilog
数字系统设计教程》
Verilog
HDL（简称
Verilog
）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。
移知
·
2023-08-19 18:03
学习
fpga开发
verilog
【【典型电路设计之ROM 的
Verilog
HDL 描述】】
典型电路设计之ROM的
Verilog
HDL描述ROM的
Verilog
HDL描述ROM即是只读存储器，是一种只能读出事先存储的数据的存储器，其特性是存入数据无法改变，也就是说这种存储器只能读不能写。
ZxsLoves
·
2023-08-19 16:21
Verilog学习系列
fpga开发
【【
Verilog
典型电路设计之FIFO设计】】
典型电路设计之FIFO设计FIFO(FirstInFirstOut）是一种先进先出的数据缓存器，通常用于接口电路的数据缓存。与普通存储器的区别是没有外部读写地址线，可以使用两个时钟分别进行写和读操作。FIFO只能顺序写入数据和顺序读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。FIFO由存储器块和对数据进出FIFO的通道进行管理的控制器
ZxsLoves
·
2023-08-19 16:21
Verilog学习系列
fpga开发
【vim
学习系列
文章 5 - cscope 过滤掉某些目录】
文章目录cscope过滤目录介绍cscope过滤目录介绍第一步创建自己的cscope脚本~/.local/bin/cscope.sh，如下：functionmy_cscope(){CODE_PATH=`pwd`echo"$CODE_PATH"echo"startcscope...."if[!-f"$CODE_PATH/cscope.files"];thenecho"cscope.filesnote
CodingCos
·
2023-08-19 14:15
#
vim
学习系列文章
cscope目录滤除
cscope目录过滤
目录过滤cscope
上一页
44
45
46
47
48
49
50
51
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他