Verilog系列教程第18页

verilog设计步进电机

要求：用100MHZ系统时钟设计四相单双八拍步进电机设计代码：//四相单双八拍步进电机moduleStepMotorPorts(inputClk,inputRst_n,inputTurn,//Turn==1为正向转动Turn==0为反向转动outputreg[3:0]StepDrive);//实现250hz的计数reg[18:0]cnt;//为步进电机提供250hz的频率系统时钟100Mhz计数值

夏澄啊·2024-01-01 02:07

Verilog设计数字时钟

目录一、设计要求二、模块总和三、模块设计1.顶层模块2.秒分频模块3.秒计数模块4.分钟分频模块5.分钟计数模块6.小时分频模块7.小时计数模块8.数据分配数码管模块9.数码管显示模块10.管脚约束代码四、引脚分配一、设计要求1.利用NEXYS4DDR开发板设计一款数字时钟，能够正确显示时、分、秒；2.数字时钟为24小时进制；二、模块总和三、模块设计1.顶层模块moduledigital_cloc

夏澄啊·2024-01-01 02:07

FPGA——基于Verilog HDL语言的交通信号灯控制系统

1、系统设计要求该交通灯控制器用于主干道与支道公路的交叉路口，要求是优先保证主干道的畅通，因此，设计要求如下。1、平时处于“主干道绿灯，支道红灯”状态，只有在支道有车辆要穿过主干道时，才将交通灯切向“主干道红灯，支道绿灯”，一旦支道无车辆通过路口，交通灯又回到“主干道绿灯，支道红灯”的状态。2、主干道每次通行的时间不得短于1min，支路每次通行的时间不得长于20s，而这两个状态交换过程中出现“主干

陈曦子。·2024-01-01 02:37

Verilog实现交通灯及仿真

要求实现一个简单功能十字路口交通灯功能描述如下：S1状态25s，S2状态5s，S3状态25秒，S4状态5秒一、源代码状态机moduletraffic2(inputclk,inputrst_n,outputreg[2:0]light1,//[green,red,yellow]outputreg[2:0]light2,//[green,red,yellow]output[5:0]count);reg[

bgskip·2024-01-01 02:36

什么是VHDL？一文带你了解VHDL语言

基于FPGA的SOC在嵌入式系统应用越来越广了，比较流行的硬件描述语言有两种VerilogHDL/VHDL，均为IEEE标准。VHDL如果有C语言基础的话就会比较容易上手。

IC修真院·2024-01-01 02:36

数字电路之Verilog红绿灯设计

数字电路之Verilog红绿灯设计一、题目要求二、分析题目三、开始设计四、结果分析五、最后的话写在前面：以下仿真实验设计应用的是XilinxVivado。

No_Lies·2024-01-01 02:05

verilog代码实现模拟交通灯

verilog代码实现模拟交通灯题目要求如下模拟交通灯输入信号：时钟信号clk输出信号：东西向红黄绿灯信号r1、y1、g1以及南北向红黄绿灯信号r2、y2、g2设计要求：1、输出高电平表示相应灯点亮，低电平表示相应灯熄灭

半岛Hantou·2024-01-01 02:35

【FPGA】Verilog：BCD 加法器的实现 | BCD 运算 | Single-level 16 bit 超前进位加法器 | 2-level 16-bit 超前进位加法器

0x00BCD运算在BCD中，使用4位值作为操作数，但由于只表示0到9的数字，因此只使用0000到1001的二进制数，而不使用1010到1111的二进制数（don'tcare）。因此，不能使用常规的2'complement运算来计算，需要额外的处理：如果4位二进制数的运算结果在1010到1111的范围内，需要将6(即0110)，添加到运算结果中。BCD运算例子0x01BCD加法器的实现

柠檬叶子C·2024-01-01 02:34

5—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—蓝牙串口

目录1.蓝牙模块介绍2.UART介绍3.Verilog代码：3.1Uart_RX模块：3.2分频模块：3.3Uart驱动模块3.4Uart控制模块4.总览1.蓝牙模块介绍我使用的是JDY-31蓝牙模块，

贡橙小白鼠·2024-01-01 02:33

Verilog设计交通信号灯

目录一、设计要求二、模块总和三、模块设计1.顶层模块2.分频模块3.计数模块4.状态机模块5.倒计时模块6.数码显示模块7.约束代码四、引脚分配五、板上测试总结一、设计要求1.利用NEXYS4DDR开发板设计一款交通灯控制系统，能够显示红、黄、绿灯；2.交通灯控制系统具有秒表倒计时功能；3.我通过修改led六个分别表示主干道红绿黄和支干道红绿黄4.信号灯设计时间主干道绿灯，支干道红灯30s主干道红

夏澄啊·2024-01-01 02:32

图像分割实战-系列教程6：unet医学细胞分割实战4（医学数据集、图像分割、语义分割、unet网络、代码逐行解读）

图像分割实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在Pycharm中进行本篇文章配套的代码资源已经上传

机器学习杨卓越·2023-12-31 23:53

图像分割实战-系列教程5：unet医学细胞分割实战3（医学数据集、图像分割、语义分割、unet网络、代码逐行解读）

图像分割实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在Pycharm中进行本篇文章配套的代码资源已经上传上篇内容：unet医学细胞分割实战2下篇内容：unet医学细胞分割实战45

机器学习杨卓越·2023-12-31 23:49

西北工业大学计算机组成原理实验报告——verilog后两次

实验要求：掌握CPU流水线执行指令的过程和原理;对CPU流水线的各种冒险问题和解决方法有深入的了解;学习使用VerilogHDL语言实现流水线处理器，并进行调试，使其通过

xjsc01·2023-12-31 20:10

西北工业大学计算机组成原理实验报告——verilog前两次

实验目标掌握单周期CPU执行指令的流程和原理；学习使用verilogHDL语言实现单周期CPU,并通过功能仿真；提高设计实现较复杂硬件系统的能力；激发对硬件设计的兴趣。

xjsc01·2023-12-31 20:35

64点FFT处理器（含verilog源码）（上）

欢迎大家关注我的微信公众号：原文链接：64点FFT处理器（上）前言截止2022年2月15日，中国科学院大学《高等数字集成电路分析及设计》课程终于完结，所以我计划分享几个自己完成的实践作业，供大家交流学习。设计收获对FFT/IFF算法有了清晰的理解因为本设计为结课大作业，所以我进行了比较详细的文档介绍，并在源码中增加了自动化测试脚本，方便读者快速复现。64点FFT处理器设计报告正文一、设计内容

夕文x·2023-12-31 20:31

UVM中factory机制的本质

factory机制本质是对SystemVerilog中new函数的重载，其带来了如下好处：提供新的创建实例的方法：根据类名创建这个类的一个实例。

夕文x·2023-12-31 20:31

快速乘法器的设计（含verilog源码）

设计收获对booth编码，wallace树，超前进位加法器原理有了充分的认识体会到了设计的巧妙性——booth编码后对进位值的处理学会了用verilog编写支持随机对比测试的testbench快速乘法器设计题目

夕文x·2023-12-31 20:01

WPF系列教程（二十三）：程序集资源，将图片设为资源文件或内容文件

项目源码资源文件在主窗体中添加图片，并设置Source属性的图片路径。修改图片属性为资源文件（resource）:编译过后，该图片已经转化为二进制的资源嵌入到我们的exe文件中了，从而不需要源jpg文件了，即使把jpg删掉也可以正常显示。要更换资源也是非常方便的，只需更换Image控件的Source即可：在启动调试后就会重新进行编译，嵌入不同的资源文件，将该资源文件置入了编译后的程序集中。内容文件

小菜的成长之路·2023-12-31 19:13

WPF系列教程（二十九）：触发器Triggers、MultiTrggers、EventTrigger——属性触发器、多触发器、事件触发器

使用触发器可以自动完成简单的样式改变。项目源码触发器在Style定义时使用Style.Triggers属性来实现：给按钮使用该Style及其触发器：当点击按钮，按钮获得焦点时，触发样式“前景色变为深红色”：当鼠标点击下方TextBox时，按钮失去焦点，又变回触发之前的样式。再设置一个触发器：则在按下的时候为蓝色，弹起为红色。多触发器设置满足多个触发条件时才触发控件的样式改变。利用MultiTrig

小菜的成长之路·2023-12-31 19:13

TensorFlow2.0系列教程之0：Docker GPU版本安装

鉴于目前官方提倡我们在Docker中运行TensorFlow，并且现在Docker版本也已经有了GPU的支持，安装也相对简单，于是此文就介绍Docker版的安装方式。安装显卡驱动首先，我们要去安装显卡驱动NVIDIA®GPUdrivers，CUDA10.0requires410.xorhigher.公司解散后，我把训练模型的4卡并联的机器留下来了，用的是当年性价比最高的GPU——GTX1080TI

金色暗影·2023-12-31 17:19

图像分割实战-系列教程1：语义分割与实例分割概述

图像分割实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在Pycharm中进行本篇文章配套的代码资源已经上传下篇内容：Unet系列算法1、图像分割任务概述1.1图像分割分割任务就是在原始图像中逐像素的找到你需要的轮廓如图分别是

机器学习杨卓越·2023-12-31 16:55

ASM-HEMT射频建模

注意：第一个模型发布的Verilog-A代码和手册（版本号为101.0.0）可在以下网站上获得：http://iitk.ac.

幻象空间的十三楼·2023-12-31 15:17

pygame显示图片的方法_pygame系列教程——1.2加载及显示图片

前言在上一节中，我们了解了pygame的安装及并编写了一个pygame运行的最小系统。但是，我们的游戏除了窗口就什么都没有了，未免显得过于单调了，那么本节我们就来给我们的游戏添加一些图片吧。在讲添加图片之前，我们需要先来了解几个概念，以便于更好的理解本节的内容。pygame的坐标在游戏开发中，我们需要将物体显示到pygame的窗口中，那么他的位置需要怎么确定呢？在这里，就需要引入pygame的坐标

凉快一点点·2023-12-31 13:50

【FPGA/verilog -入门学习14】vivado FPGA按键消抖

//led流水1s//1，按键触发变化，上升沿or下降沿，都清除计数//2，当20ms计数到来时，加载一次按键状态，如果中途有按键变化，清除计数`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,input[7:0]key,outputreg[7:0]led);`defineSIMULATION`ifdefSIMULATIONpar

王者时代·2023-12-31 12:30

【FPGA/verilog -入门学习13】verilog 1s流水灯实验

//led1S实验//使用分屏实验1s计数`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,input[7:0]key,outputreg[7:0]led);`defineCNT_1S_DEBUG`ifndefCNT_1S_DEBUGparameterCNT_1S_MAX=1_000_000_000/20-1;`else/*CNT

王者时代·2023-12-31 12:59

图像分割实战-系列教程2：Unet系列算法（Unet、Unet++、Unet+++、网络架构、损失计算方法）

图像分割实战-系列教程总目录语义分割与实例分割概述Unet系列算法1、Unet网络1.1概述整体结构：概述就是编码解码过程简单但是很实用，应用广起初是做医学方向，现在也是虽然用的不是很多，在16年特别火

机器学习杨卓越·2023-12-31 12:28

图像分割实战-系列教程3：unet医学细胞分割实战1（医学数据集、图像分割、语义分割、unet网络、代码逐行解读）

图像分割实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在Pycharm中进行本篇文章配套的代码资源已经上传上篇内容：Unet系列算法下篇内容：unet医学细胞分割实战21、医学细胞数据集介绍

机器学习杨卓越·2023-12-31 12:28

图像分割实战-系列教程4：unet医学细胞分割实战2（医学数据集、图像分割、语义分割、unet网络、代码逐行解读）

图像分割实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在Pycharm中进行本篇文章配套的代码资源已经上传上篇内容：unet医学细胞分割实战1下篇内容：3、指定训练参数"""指定参数

机器学习杨卓越·2023-12-31 12:58

计算机视觉全教程目录

1、OpenCV图像处理框架实战系列总目录OpenCV图像处理框架实战系列总目录2、现代卷积网络实战系列总目录现代卷积网络实战系列总目录3、YOLO物体检测系列教程总目录YOLO物体检测系列教程总目录4

机器学习杨卓越·2023-12-31 12:22

「Verilog学习笔记」序列检测器（Moore型）

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduledet_moore(inputclk,inputrst_n,inputdin

KS〔学IC版〕·2023-12-31 07:38

「Verilog学习笔记」十六进制计数器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulecounter_16(inputclk,inputrst_n,outputreg

KS〔学IC版〕·2023-12-31 07:08

「Verilog学习笔记」脉冲同步器（快到慢）

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale100ps/100psmodulepulse_detect(inputclka,inputclkb

KS〔学IC版〕·2023-12-31 07:34

利用fpga(verilog)实现SPI-flash芯片全擦除实验

最近在学习spi协议，看了看野火的视频，感觉野火的代码是一坨大便，寄存器太多了，看的眼花缭乱。跟着野火的波形图做了一遍，仿真正确但是上板没成功。看了看师兄的代码，然后自己又换了一种方法实现全擦除。最后上板成功，各位大佬有更好的见解可以和我交流，代码如下：//-----------------------------------------------------------------------

守雲开见月明·2023-12-31 04:58

利用FPGA（verilog）实现SPI-FLASH芯片扇区擦除

一.M25P16flash芯片介绍本设计使用了M25P16flash芯片，它拥有16Mbit的空间。M25P16flash芯片有32个扇区，每个扇区有256页，每页有256个位空间。32*256*256=2097152=16M。因此它的地址有24位。它的各扇区地址如下表。二.扇区擦除原理扇区擦除（SE）指令可以按照扇区擦除Flash。和块擦除不同的是，扇区擦除是要指定扇区地址，扇区擦除前也需要发送

守雲开见月明·2023-12-31 04:58

hyperf 微服务系列教程

Hyperf是一个高性能、高灵活性的渐进式PHP协程框架，内置协程服务器及大量常用的组件，性能较传统基于PHP-FPM的框架有质的提升，提供超高性能的同时，也保持着极其灵活的可扩展性，标准组件均基于PSR标准实现，基于强大的依赖注入设计，保证了绝大部分组件或类都是可替换与可复用的。在这个系列中，我们主要基于hyperf2.2进行讲解。hyperf微服务概述传统架构（一）——分层架构集群之高可用、高

白狼栈·2023-12-31 02:32

22 UVM Callbacks

请参阅SystemVerilogcallback-VLSIVerify以更好地理解。UVM中的phasing机制就是回调的一个简单示例。

小邦是名小ICer·2023-12-31 01:09

SpringBoot系列教程web篇之Get请求参数解析姿势汇总

下面我们将结合实例汇总一下GET请求参数的几种常见的解析姿势原文：190824-SpringBoot系列教程web篇之Get请

一灰灰blog·2023-12-30 19:18

Verilog inout 端口使用和仿真

inout端口是Verilog中一种特殊的端口类型，它可以实现双向的数据传输，既可以作为输入，也可以作为输出。inout端口通常用于实现管脚复用、三态缓冲器、总线驱动等功能。

飞多学堂·2023-12-30 16:33

vivado-vscode 新手使用说明 - verilog

vscode常用插件下图所示为常用插件，可根据需要安装vscode生成例化/testbench文件安装插件verilog-testbe

swang_shan·2023-12-30 16:48

1、AltiumDesigner14.3.X系列软件安装及破解过程

1、AltiumDesigner14.3.X系列软件安装及破解过程本系列索引博文：AD系列教程之索引篇文档备注：本文是AD系列教程中的第一篇正式博客，总共有10篇AD教程博文，如果大家想学习AD使用的话

zzw5945·2023-12-30 13:49

Verilog HDL 初步学习

VerilogHDL初步学习程序模块结构1.模块端口定义2.模块内容i/o说明，信号类型说明，功能描述模块端口定义用来声明设计电路模块输入输出端口module模块名（端口1，端口2.，。。。）

为暗香来·2023-12-30 10:52

开源verilog模拟 iverilog verilator +gtkwave仿真及一点区别

开源的iverilogverilator和商业软件动不动几G几十G相比，体积小的几乎可以忽略不计。两个都比较好用，各有优势。iverilog兼容性好。verilator速度快。

yvee·2023-12-30 01:58

SpringBoot专栏 | SpringBoot2.x系列教程之花样配置--自定义Web端口及开启日志功能

前言上一章节中，壹哥带各位玩了个花样配置，设置了一个自定义的Banner图，而且壹哥还给各位留了个作业，让大家设计一个苍老师的图片给我看看，是不是都设计好了呢？别忘了发给我共享哦。今天壹哥带各位再学习其他的一些花样技巧，比如设置自定义的Web端口号，启动Log日志功能等，这些可不是花架子了哦，这些都是很有用的实战技巧，这些都是我们项目开发时必须配置的设置。一.修改端口号和访问路径我们知道，在任何一

马剑威（威哥干Java）·2023-12-29 23:10

SpringBoot-SpringBoot2.x系列教程汇总-从入门到精通

本文链接：https://blog.csdn.net/syc000666/article/details/105086898因为CSDN没有分类归纳博客的功能，所以特写本帖汇总SpringBoot2.x系列教程

JustDI-CM·2023-12-29 23:37

【路科V0】systemVerilog基础5——数组声明与数组操作

数组声明非组合型（unpacked）特点：消耗更多的存储空间，但是更易于查找元素对于Verilog，数组经常会被用来做数据存储，例如reg[15:0]RAM[0:4095];//存储数组SV将Verilog

桐桐花·2023-12-29 21:10

【SpringCloud-Alibaba系列教程】1.环境搭建以及注意事项

一、开发环境JDK1.8SpringBoot2.1.7.RELEASESpringCloud-Alibaba2.1.2.RELEASE数据库MySQL5.8如果需要修改版本请参照：SpringCloud-Alibaba版本说明其他所需环境随学习开发进度不断补充。二、开发规范分支命名：日期_姓名首字母缩写_功能单词，如：210804_xgc_buildFramework提交规范：作者，type:de

coderxgc·2023-12-29 13:49

Verilog中`define、parameter、localparam三者的区别及举例

1、概述define：作用->常用于定义常量可以跨模块、跨文件;范围->整个工程;parameter：作用->常用于模块间参数传递;范围->本module内有效的定义;localparam作用->常用于状态机的参数定义;范围->本module内有效的定义，不可用于参数传递2、应用举例(1)define概念：可以跨模块的定义，写在模块名称上面，在整个设计工程都有效。一旦define指令被编译，其在整

小生不是书呆子·2023-12-29 01:34

FPGA - 231227 - 5CSEMA5F31C6 - 电子万年历

TAG-FPGA、5CSEMA5F31C6、电子万年历、VerilogFPGA、5CSEMA5F31C6、电子万年历、VerilogFPGA、5CSEMA5F31C6、电子万年历、Verilog顶层模块

乐意奥AI·2023-12-29 01:58

verilog rs232串口模块

前面发了个发送模块，这次补齐，完整。串口计数器，波特率适配uart_clk.vmoduleuart_clk(inputwireclk,inputwirerst_n,inputwiretx_clk_en,inputwirerx_clk_en,inputwire[1:0]baud_sel,outputwiretx_clk,outputwirerx_clk);localparamOSC=50_000_0

yvee·2023-12-29 00:08

FPGA-Verilog 仿真可视化

DigitalJS是一个基于JavaScript实现的开源数字电路模拟器，旨在模拟由硬件设计工具（如Yosys）合成的电路。由弗罗茨瓦夫大学的MarekMaterzok开发，源文件托管于Github上。DigitalJS的开源网址如下：https://github.com/tilk/digitaljs下面这个网址：http://digitaljs.tilk.eu/，提供了一个DigitalJS的在

ltqshs·2023-12-28 19:44

推荐频道

Verilog系列教程