Verilog系列教程

《爆肝整理》保姆级系列教程-玩转Charles抓包神器教程(8)-Charles如何进行断点调试

1.简介Charles和Fiddler一样也有个强大的功能，可以修改发送到服务器的数据包，但是修改前需要拦截，即设置断点。设置断点后，开始拦截接下来所有网页，直到取消断点。这个功能可以在数据包发送之前，修改请求参数；在收到应答包，在js解析和浏览器渲染之前，修改返回结果。有了这个功能，开发者就可以修改不同参数测试server，同时也可以修改返回包测试自己的js函数，或测试页面渲染。那么怎样进行Ch
北京-宏哥·2024-01-11 23:32

IC设计 前端和后端

1，前端主要负责逻辑实现，通常是使用verilog/VHDL之类语言，进行行为级的描述。而后端，主要负责将前端的设计变成真正的schematic&layout，流片，量产。
osala·2024-01-11 15:32

数字IC丨后端设计是个啥？

最近的私信咨询里，很多同学分不清数字IC设计前端和后端的区别，前端设计似乎很容易理解，简单来说就是敲代码的，只不过没有用C++和python，用的是硬件描述语言Verilog。
IC修真院·2024-01-11 15:01

2.【TypeScript 教程】TypeScript 变量声明

说明：在使用TypeScript进行变量声明时，一般建议添加对应的变量类型，由于本节是整个系列教程的第一节，还未介绍TypeScript的类型系统，所以本节的例子仍采用JavaScript的变量声明方式
前端玖耀里·2024-01-11 12:17

fpga的设计流程【科普】

HDL语言中，应用最为广泛的是VHDL和VerilogHDL。(2)功能仿真电路设计完成后，要
宸极FPGA_IC·2024-01-11 11:56

FPGA设计Verilog基础之数据类型的作用和特点、常量和变量的代码示例详解

注意：后续技术分享，第一时间更新，以及更多更及时的技术资讯和学习技术资料，将在公众号CTOPlus发布，请关注公众号：CTOPlus在Verilog中，有多种数据类型可供使用，包括位向量类型、整数类型、
SteveRocket·2024-01-11 08:30

verilog语法中+:和-：用法

verilog语法中+:和-：主要用来进行位选择。位选择从向量net、向量reg、整数变量或时间变量中提取特定位。可以使用表达式寻址该位。如果位选择超出地址边界或位选择为x或z，则引用返回的值应为x。
一点一点的进步·2024-01-11 08:00

AES_128加密解密算法,verilog实现。完整代码

具体的理论知识，本人不在详述。网上已经有很多了AES128加密算法完整实现_u013605322的博客-CSDN博客_aes128加密算法AES加密-block2016-博客园AES算法简介_Jimmy.li的博客-CSDN博客_aes算法密码算法详解——AES-ReadingLover-博客园以上内容都对aes_128加密有很详细的说明。下面直接进入正题，代码实现！一、top层模详细说明已在模块
wyong0306·2024-01-11 08:28

Verilog动态截取固定长度语法+:和-:

Verilog比较方便的一个特点就是数据的截取和拼接功能了，截取使用方括号[]，拼接使用大括号{}，例如reg[7:0]vect;wirea;wire[3:0]b,wire[5:0]c;assigna=
whik1194·2024-01-11 08:57

基于FPGA的密码锁

其中FPGA为主控部分，将消除同步模块、计数器模块、控制器模块都用VerilogHDL语言写入FPGA中代替了传统复杂的电路设计，也省去了很多繁琐的调试步骤。
夜幕下的灯火·2024-01-11 08:56

Verilog功能模块——取滑动平均值（使用FIFO）

前言我的另一篇博客：Verilog功能模块——取滑动平均值（使用寄存器组）两者用不同的方式实现相同的功能，使用FIFO占用较少寄存器资源，适用于取值N较大的场合。
徐晓康的博客·2024-01-11 08:55

关于verilog语法中“+:”“-:”的用法

关于verilog语法中“+:”“-:”的用法以及高低位次序https://blog.csdn.net/weixin_40994893/article/details/103487821这个博主写的比较清楚
study_recorder·2024-01-11 08:25

verilog +: / -:语法

这个是在uart总线协议中遇到的，下面对它简单了解一下在Verilog2001以后，Verilog支持在范围中是用变量，并且引入心得语法如下：语法定义：变量的定义可以分为大端和小端，由于实际使用中变量常定义成大端
卢卡喵·2024-01-11 08:21

Verilog基础（四）

四、Verilog语法1、空白符2、注释符：1、单行注释：//2、多行注释:/**/3、标识符和转义字符标识符用来命名信号、模块、参数等，可以是任何字母、数字、$符号以及下划线的组合，标识符区分大小写，
花间ii·2024-01-11 08:50

verilog语法+:和-:

前言导航页--数字IC设计SOC入门进阶本文转载自：Verilog动态截取固定长度语法+:和-:参考：Verilog常用语法1拼接运算符{信号1的某几位，信号2的某几位，...，...
工作使我快乐·2024-01-11 08:17

Verilog语法 -: +: 说明

先看定义的变量是大端还是小端模式reg[31:0]big_vect;//大端reg[0:31]little_vect;//小端看升序（+：）还是降序（-：）看位宽并进行转换举例说明：reg[31:0]big_vect;reg[0:31]little_vect;问题：big_vect[0+:8]little_vect[0+:8]首先查看变量big_vect的大小端，记住一点，转化后的与原来的大小端是
little_ox·2024-01-11 08:45

m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench

目录1.算法仿真效果2.算法涉及理论知识概要3.Verilog核心程序4.完整算法代码文件1.算法仿真效果其中Vivado2019.2仿真结果如下：2.算法涉及理论知识概要正交频分复用（OrthogonalFrequencyDivisionMultiplexing
我爱C编程·2024-01-11 08:15

Verilog +: -:语法

“+:”、"-:"语法看到这个语法的时候是在分析AXIlite总线源码时碰见的，然后查阅了资料，做出如下解释。1.用处这两个应该算是运算符，运用在多位的变量中，如下：slv_reg0[(byte_index8)+:8]变量[(起始地址+数据位宽-1)：起始地址]data[0+:8]data[7:0]data[15+:2]data[16:15]3."-:"变量[结束地址-:数据位宽]变量[结束地址：
王不哭·2024-01-11 08:44

Vivado中使用VSCode方法（最全面最详细，所有问题这里都有答案）

目录安装使用方法在vscode中显示verilog语法错误好用的VSCODE插件异常问题记录更新记录20230906更新20230720更新注：win7系统支持VSCode1.54.1及以下；Python
Njustxiaobai·2024-01-11 08:41

【AHB总线协议】主机接口的Verilog实现

目录一、实验目的二、实验工具及环境三、实验内容及步骤1.实验3.1主机八位增量突发传输写入RAM(1)设计思路(2)状态机实现2.实验3.2主机FIFO十六位增量突发传输写入RAM(1)设计思路(2)状态机实现四、实验结论及分析1.实验3.1主机八位增量突发的验证2.实验3.2主机十六位增量突发的验证【附录】AHB_Master.vAHB_Masrer_FIFO.v一、实验目的学习并掌握基本的AH
LionelZhao·2024-01-11 08:10

verilog实现计算均值

verilog实现计算均值：在需要对大量数值求均值的场景下会用到verilog实现计算均值代码：//先写入所有RAM所有数据，然后写计数器比读计数器慢一拍，形成加一个数同时减一个数。
FPGA从业者·2024-01-11 08:09

Verilog语法中+:和-:用法

关注、星标公众号，精彩内容每日送达来源：网络素材Verilog语法中使用+:和-:主要用来进行位选择，语法如下：reg [31:0] value;value[base_expr +: width_expr
Hack电子·2024-01-11 08:39

verilog中的“+”

verilog中的“+”“+:”、"-:"语法看到这个语法的时候是在分析AXIlite总线源码时碰见的，初次遇见是在奇偶校验模块（ram_parity）然后查阅了资料，做出如下解释。
yigexuwang·2024-01-11 08:08

Modelsim10.4安装

它能提供友好的仿真环境，采用单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术，编译仿真速度快且编译的代码与平台无关。
Ephtiny·2024-01-11 08:38

Verilog实现FPGA平均值计算

Verilog实现FPGA平均值计算在数字电路设计中，计算平均值是一个非常基础的操作。本文将通过Verilog语言来实现在FPGA中计算一个数据流的平均值。
uote_e·2024-01-11 08:37

基于FPGA的电子密码锁设计论文（含视频代码仿真）

写在前面：本设计仅供学习参考，不保证正确，免费分享，恳请关注一下源码来自大佬:http://t.csdn.cn/Oxtcg稍作改动实物演示视频：基于FPGA的电子密码锁，VerilogHDL语言实现_哔哩哔哩
GP2·2024-01-11 08:06

JVM 21 的调优指南：如何进行JVM调优，JVM调优参数

由于篇幅较长，我会分几个部分来详细讲解，之前写的也有33篇系列教程JVM调优实战打击也可以去围观。JVM调优概览JVM（Java虚拟机）调优是一个复杂但重要的任务，特别是在处理大型、复杂的应用程序时。
架构师专栏·2024-01-11 07:55

Open3D-GUI系列教程（一）创建一个Open3D应用窗口

前言本人菜狗一枚，第一次写文章，python懂的也不多，肯定有很多表述存在问题，如有错误请大佬们不吝赐教。整个open3d的gui我是照着源码里的示例和官方文档摸出来的，因为确实很少有关于这个的教程，官方也没给。所以我顺便整理分享一下。Open3D官网官方文档open3d版本：0.14.1文章目录前言Open3D安装：PipConda第一个Open3D窗口1.导入相应模块2.初始化应用实例并创建窗
吉拉尔·2024-01-11 04:35

Open3D-GUI系列教程（四）菜单栏与文件拾取

菜单栏与文件拾取open3d版本：0.14.1这里继续使用（三）中的代码框架，只将右侧面板改为了gui.CollapsableVert('panel',0,gui.Margins(0.25*em,0.25*em,0.25*em,0.25*em))。这一部分内容涉及创建创建菜单、添加项，注册菜单项的事件和文件拾取等内容。文章目录菜单栏与文件拾取1.创建菜单栏2.注册事件3.定义回调函数3.1文件拾取
吉拉尔·2024-01-11 04:35

使用 Process Explorer 和 Windbg 排查软件线程堵塞问题

Windbg定位发生死循环的函数的方法4.2、在Windbg中查看变量的值去辅助分析4.3、是循环计数值没有累加导致的5、可以从动态调试的Windbg中导出dump文件6、最后C++软件异常排查从入门到精通系列教程
dvlinker·2024-01-11 02:20

SpringBoot+Vue豆宝社区前后端分离项目手把手实战系列教程02---创建后端工程

豆宝社区项目实战视频教程简介本项目实战视频教程全部免费，配套代码完全开源。手把手从零开始搭建一个目前应用最广泛的Springboot+Vue前后端分离多用户社区项目。本项目难度适中，为便于大家学习，每一集视频教程对应在Github上的每一次提交。image代码开源地址前端后端视频教程地址视频教程前端技术栈VueVuexVueRouterAxiosBulmaBuefyElementVditorDar
__豆约翰__·2024-01-11 00:02

【转载】Qt Designer 使用全攻略

可是想着想着就全面铺开了，之前写PythonQt开发系列教程的时候也涉猎到QtDesigner。  但是QtDesigner写得比较基础，总结得不系统  这次打算统一将Qt
climber1121·2024-01-10 23:19

【萤火虫系列教程】1/5-Adobe Firefly 注册账号

001-AdobeFirefly注册账号AI时代如火如荼，Adobe也不甘落后，于今年3月份发布AI创意生成工具Firefly（中文翻译：萤火虫）AdobeFirefly简介AdobeFirefly的官方介绍为：Firefly是Adobe产品中新的创意生成AI模型系列，最初专注于图像和文本效果生成。Firefly将提供构思、创作和沟通的新方式，同时显著改善创意工作流程。访问https://fire
韩茹_·2024-01-10 21:51

【萤火虫系列教程】2/5-Adobe Firefly 文字生成图像

文字生成图像登录账号后，在主页点击文字生成图像的【生成】按钮，进入到文字生成图像查看图像在文字生成图像页面，可以看到别人生成的图像。点击某个图像，就可以进入图像详情，可以看到文字描述。生成图像我们可以在输入框输入相应的图像描述可以生成相应的图片。点击【生成】，可以看到生成的效果。点击某个图像可以进入图像放大页面，点击左右图标可以切换图像生成图像的参数设置在图像右侧有生成图像的参数设置模型版本点击模
韩茹_·2024-01-10 21:51

掌上实验室V8系列教程（五）定时器中断及应用

1项目目标利用定时器产生周期为1ms的中断，作为系统时基。并在数码管上显示开机时间（分辨率为0.1秒）；同时实现LED4、LED5、LED6和LED7分别以300ms、220ms、450ms和700ms为周期闪烁。2硬件电路3中断系统3.1什么是中断中断就是正常执行的工作被一些突发的事件所打断。比如我们在看书，电话铃响了。看书是我们正在进行的事情，电话铃响就是一个突发事件。电话铃响了，我们就会停下
lg28870983·2024-01-10 18:23

掌上实验室V8系列教程（八）ADC模数转换

目录1项目功能2ADC工作原理3电路原理图4AT32ADC应用4.1ADC基础操作流程4.2ADC触发4.3ADC采样和转换时间4.4读取ADC转换结果5示例程序1项目功能热敏电阻测量温度2ADC工作原理模拟数字转换器（Analog-to-digitalconverter,ADC,A/D）是用于将模拟形式的连续信号转换为数字形式的离散信号的一类设备。常见的ADC有并行比较型、逐次逼近型、双积分型、
lg28870983·2024-01-10 18:23

掌上实验室V8系列教程（三）数码管动态显示

目录1项目功能2电路原理3动态显示原理4示例代码6扩展功能7参考资源1项目功能4位数码管动态显示2电路原理3动态显示原理一位八段式数码管内部有8个LED，习惯上称为a,b,c,d,e,f,g,dp，排列顺序如上图所示。根据公共端的接法不同，分为共阳极数码管和共阴极数码管两类。如果要显示3，就要点亮对应的a,b,c,d,g等5个LED。数码管的8个LED刚好对应一个字节。为了编程方便，我们把显示的字
lg28870983·2024-01-10 18:53

C++ 异常详细介绍

常用功能开发汇总（专栏文章列表，欢迎订阅，持续更新...）https://blog.csdn.net/chenlycly/article/details/124272585C++软件异常排查从入门到精通系列教程
dvlinker·2024-01-10 17:59

地图 SDK 系列教程-在地图上展示指定区域

以下内容转载自iOS工程师Genosage的文章《地图SDK系列教程-在地图上展示指定区域》作者：Genosage链接：https://juejin.im/post/5d721a29f265da03970bdc8d
_草木一秋·2024-01-10 15:25

【Verilog】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 13:09

verilog计数分频

clk_div.vmoduleclk_div(inputrst,inputclk,input[31:0]max_count_value,outputregclk_o);reg[31:0]cnt;always@(posedgeclkornegedgeclk)beginif(rst==1'd0)beginclk_o<=1'd0;cnt<=0;endelsebeginif(cnt==max_count_
csdn_gddf102384398·2024-01-10 13:38

将dumpbin从Visual Studio中抠出来，并使用dumpbin查看exe和dll库的依赖关系

dumpbin.exe文件及其依赖的dll文件3.2、在cmd中运行dumpbin，提示找不到link.exe文件3.3、再次运行dumpbin.exe提示找不到mspdb100.dllC++软件异常排查从入门到精通系列教程
dvlinker·2024-01-10 10:00

【Verilog】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:43

【Verilog】期末复习——设计有32个16位存储器的ROM

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:13

【Verilog】期末复习——设计11011序列检测器电路

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:42

python系列教程217——生成器函数

blog.csdn.net/jiangjunshow声明：在人工智能技术教学期间，不少学生向我提一些python相关的问题，所以为了让同学们掌握更多扩展知识更好地理解AI技术，我让助理负责分享这套python系列教程
人工智能AI技术·2024-01-10 06:18

python系列教程218——生成器表达式

blog.csdn.net/jiangjunshow声明：在人工智能技术教学期间，不少学生向我提一些python相关的问题，所以为了让同学们掌握更多扩展知识更好地理解AI技术，我让助理负责分享这套python系列教程
人工智能AI技术·2024-01-10 06:16

PostgreSQL技术大讲堂 - Part 3：PostgreSQL建库与使用

PostgreSQL从小白到专家，是从入门逐渐能力提升的一个系列教程，内容包括对PG基础的认知、包括安装使用、包括角色权限、包括维护管理、、等内容，希望对热爱PG、学习PG的同学们有帮助，欢迎持续关注CUUGPG
m0_65303136·2024-01-10 00:20

IC基础——如何用verilog编写半加器

半加法器Verilog代码modulehalf_adder(inputa,b,outputs,Cout);ass
攻城狮Adam·2024-01-09 11:04

如何学习VBA_3.2.10：人机对话的实现

我推出的VBA系列教程共九套和一部VBA汉英手册，现在已经全部完成，希望大家利用、学习。
VBA6337·2024-01-09 11:49
上一页 10 11 12 13 14 15 16 17 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他