Verilog系列教程

SpringCloud(H版&alibaba)框架开发教程之gateway——附源码（5）

参考：https://www.kancloud.cn/qingshou/aaa1/2667213源码请看此系列教程（1）使用的优缺点面向前端开发人员更加友好，前端开发人员面向的入口减少，便于维护服务访问的认证鉴权更加方便
caibixyy·2024-01-09 10:06

FPGA状态机学习

Verilog是硬件描述语言，硬件电路是并行执行的，当需要按照流程或者步骤来完成某个功能时，代码中通常会使用很多个if嵌套语句来实现，这样就增加了代码的复杂度，以及降低了代码的可读性，这个时候就可以使用状态机来编写代码
QYH2023·2024-01-09 09:52

citespace三天写论文！冲积图制作实战

相信跟着公众号三天写论文系列教程走的小伙伴现在已经掌握了北核论文写作黄金模板，c刊论文写作黄金模板，以及图谱调整等技能。现在都正在忙着写论文，而非纠结于软件如何用，或者论文框架如何搭建等基础性问题。
图谱小站·2024-01-09 00:00

龙芯+RT-Thread+LVGL实战笔记（29）——电子琴弹奏

【写在前面】临近期末，笔者工作繁忙，因此本系列教程的更新频率有所放缓，还望订阅本专栏的朋友理解，请勿催更。
南耿先生·2024-01-08 23:04

龙芯+RT-Thread+LVGL实战笔记（28）——电子琴准备工作

【写在前面】临近期末，笔者工作繁忙，因此本系列教程的更新频率有所放缓，还望订阅本专栏的朋友理解，请勿催更。
南耿先生·2024-01-08 23:01

【Verilog】期末复习——举重比赛有三名裁判，当运动员将杠铃举起后，须有两名或两名以上裁判认可，方可判定试举成功，若用A、B、C分别代表三名裁判的意见输入，同意为1，否定为0；F为裁判结果输出，试

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:22

【Verilog】期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM）

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？系列文章FPGA:现场可编程逻辑门阵列ASIC：专用集成电路IP：知识产权RTL
不怕娜·2024-01-08 22:52

【Verilog】期末复习——设计带进位输入和输出的8位全加器，包括测试模块

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:52

【Verilog】组合电路的设计和时序电路的设计

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模系列文章组合电路的设计时序电路的设计组合电路的设计组合电路的特点是，电路中任意时刻的稳态输出仅仅取决于该时刻的输入，而与电路原来的状态无关。组合电路没有记忆功能.例4.2-1设计一个3个裁判的表决电路，当两个或两个以上裁判同意时，判决器输出“1”，否则输出“0”。真值表法
不怕娜·2024-01-08 22:22

【Verilog】有限状态机的定义和分类

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计系列文章状态机定义状态机分类状态机定义有限状态机（FiniteStateMachine,FSM）简称状态机，是用来表示系统中的有限个状态及这些状态之间的转移和动作的模型。这些转移和动作依赖于当前状态和外部输入，它下一步的状态逻辑通常是重新建立
不怕娜·2024-01-08 22:22

【Verilog】期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类系列文章数字逻辑电路分为哪两类？它们各自的特点是什么？数字逻辑电路分为哪两类？它们各自的特点是什么？分为组合逻辑电路和时序逻辑电路。组合逻辑电路的特点是任意时刻的输出只取决于当时的输入，与电路原来的状态无关。而时序逻辑电
不怕娜·2024-01-08 22:22

【Verilog】期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？

系列文章VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？数据流建模。输
不怕娜·2024-01-08 22:22

【Verilog】数据流建模

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符系列文章数据流建模连续赋值语句数据流建模在数字电路中，输入信号经过组合逻辑电路传到输出时类似于数据流动，而不会在其中存储。可以通过连续赋值语句这种特性进行建模，这种建模方式通常被称为数据流建模。数据流建模方式是比较简单的行为建模，它只有一种描述方式，即通过连续赋值语句进行逻辑描述。最基本的语句是由as
不怕娜·2024-01-08 22:52

【Verilog】行为级建模

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模系列文章定义过程语句initial过程语句always过程语句过程语句使用中的注意事项过程赋值语句连续赋值语句条件分支语句循环语句定义行为描述常常用于复杂数字逻辑系统的顶层设计中，也就是通过行为建模把一个复杂的系统分解成可操作的若干个模块，每个模块之间的逻辑关系通过行为模块的仿真加以验证。这
不怕娜·2024-01-08 22:52

【Verilog】结构化建模

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模系列文章定义定义结构描述方式就是将硬件电路描述成一个分级子模块系统，通过逐层调用这些子模块构成功能复杂的数字逻辑电路和系统的一种描述方式。在这种描述方式下，组成硬件电路的各个子模块之间的相互层次关系以及相互连接关系都需要得到说明。根据所调用子模块的不同抽象级别，可以将模块的结构描述
不怕娜·2024-01-08 22:52

【Verilog】数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）

数值整数实数字符串数据类型wirereg存储器型参数型数值VerilogHDL有四种基本的逻辑数值状态，用数字或字符表达数字电路中传送的逻辑状态和存储信息。
不怕娜·2024-01-08 22:51

【Verilog】运算符

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）系列文章算术运算符关系运算符相等关系运算符逻辑运算符按位运算符归约运算符移位运算符条件运算符连接和复制运算符算术运算符VerilogHDL
不怕娜·2024-01-08 22:51

【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:48

SpringBoot 系列教程 Mybatis+xml 整合篇

MyBatis是一款优秀的持久层框架，它支持定制化SQL、存储过程以及高级映射。MyBatis避免了几乎所有的JDBC代码和手动设置参数以及获取结果集。MyBatis可以使用简单的XML或注解来配置和映射原生类型、接口和Java的POJO（PlainOldJavaObjects，普通老式Java对象）为数据库中的记录。本文将通过实例方式，介绍下如何整合SpringBoot+Mybatis，构建一个
程序员xysam·2024-01-08 22:55

深度解析分布式锁及实现方案

CSND主页——Micro麦可乐的博客《Docker实操教程》专栏以最新的Centos版本为基础进行Docker实操教程，入门到实战《RabbitMQ》本专栏主要介绍使用JAVA开发RabbitMQ的系列教程
Micro麦可乐·2024-01-08 21:31

[嵌入式AI从0开始到入土]9_yolov5在昇腾上推理

[嵌入式AI从0开始到入土]嵌入式AI系列教程注：等我摸完鱼再把链接补上可以关注我的B站号工具人呵呵的个人空间，后期会考虑出视频教程，务必催更，以防我变身鸽王。
工具人呵呵·2024-01-08 11:33

[嵌入式AI从0开始到入土]4_炼丹炉的搭建

[嵌入式AI从0开始到入土]嵌入式AI系列教程注：等我摸完鱼再把链接补上可以关注我的B站号工具人呵呵的个人空间，后期会考虑出视频教程，务必催更，以防我变身鸽王。
工具人呵呵·2024-01-08 11:32

[嵌入式AI从0开始到入土]6_下载yolo源码及样例运行验证

[嵌入式AI从0开始到入土]嵌入式AI系列教程注：等我摸完鱼再把链接补上可以关注我的B站号工具人呵呵的个人空间，后期会考虑出视频教程，务必催更，以防我变身鸽王。
工具人呵呵·2024-01-08 11:32

[嵌入式AI从0开始到入土]8_jupyter lab的使用

[嵌入式AI从0开始到入土]嵌入式AI系列教程注：等我摸完鱼再把链接补上可以关注我的B站号工具人呵呵的个人空间，后期会考虑出视频教程，务必催更，以防我变身鸽王。
工具人呵呵·2024-01-08 11:32

[嵌入式AI从0开始到入土]3_官方模型适配工具使用

[嵌入式AI从0开始到入土]嵌入式AI系列教程注：等我摸完鱼再把链接补上可以关注我的B站号工具人呵呵的个人空间，后期会考虑出视频教程，务必催更，以防我变身鸽王。
工具人呵呵·2024-01-08 11:32

[嵌入式AI从0开始到入土]1_昇腾Altas 200 DK上手

[嵌入式AI从0开始到入土]系列教程注：等我摸完鱼再把链接补上可以关注我的B站号工具人呵呵的个人空间，后期会考虑出视频教程，务必催更，以防我变身鸽王。
工具人呵呵·2024-01-08 11:02

[嵌入式AI从0开始到入土]7_转化为昇腾支持的om离线模型

[嵌入式AI从0开始到入土]嵌入式AI系列教程注：等我摸完鱼再把链接补上可以关注我的B站号工具人呵呵的个人空间，后期会考虑出视频教程，务必催更，以防我变身鸽王。
工具人呵呵·2024-01-08 11:02

[嵌入式AI从0开始到入土]5_Ubuntu远程桌面配置

[嵌入式AI从0开始到入土]系列教程注：等我摸完鱼再把链接补上可以关注我的B站号工具人呵呵的个人空间，后期会考虑出视频教程，务必催更，以防我变身鸽王。
工具人呵呵·2024-01-08 11:01

[嵌入式AI从0开始到入土]2_下载昇腾案例并运行

[嵌入式AI从0开始到入土]嵌入式AI系列教程注：等我摸完鱼再把链接补上可以关注我的B站号工具人呵呵的个人空间，后期会考虑出视频教程，务必催更，以防我变身鸽王。
工具人呵呵·2024-01-08 11:31

[嵌入式AI从0开始到入土]10_yolov5在昇腾上应用

[嵌入式AI从0开始到入土]嵌入式AI系列教程注：等我摸完鱼再把链接补上可以关注我的B站号工具人呵呵的个人空间，后期会考虑出视频教程，务必催更，以防我变身鸽王。
工具人呵呵·2024-01-08 11:01

要不要写点啥

cpu、systemc、verilog乱七八糟看了一大堆，一直没系统总结过，感觉都是看完两周就忘的节奏。。。脑瓜疼
crazyskady·2024-01-08 09:01

Stable Diffusion 系列教程 - 6 Dreambooth及训练

Stable-Diffusion、Imagen等文生图大模型已经具备了强大的生成能力，假设我们的Prompt为[CyberpunkStyle]，SD或许能很快画出赛博朋克风格的一幅画。但你作为一个不知名的人，不能奢求SD在训练的时候把你自己想要的风格也加进去吧？这时就需要我们能自己个性化调整一下原始的基础大模型。我们日常所用的底模的参数量是巨大的，自己训练是完全不可能的（训练整个Stable-Di
@会飞的毛毛虫·2024-01-08 08:43

Verilog语言入门教程 —— 总目录

语法篇Verilog简介设计方法和设计流程Verilog基本格式和语法Verilog数据类型Verilog数值表示Verilog操作符与表达式工具篇免费开源的verilog仿真工具：icarusverilog
元存储·2024-01-08 07:35

【Verilog】基于Verilog的DDR控制器的简单实现（一）——初始化

在FPGA中，大规模数据的存储常常会用到DDR。为了方便用户使用，Xilinx提供了DDRMIGIP核，用户能够通过AXI接口进行DDR的读写访问，然而MIG内部自动实现了许多环节，不利于用户深入理解DDR的底层逻辑。本文以美光(Micron）公司生产的DDR3芯片MT41J512M8RH-093为例，说明DDR芯片的操作过程。该芯片的datasheet可以从厂商官网下载得到：（https://w
wjh776a68·2024-01-08 07:34

Verilog学习记录

目录一、Verilog简介（一）Verilog的主要特性（二）Verilog的主要应用（三）Verilog设计方法二、Verilog基础语法（一）标识符和关键字（二）Verilog数据类型2.2.1线网
好啊啊啊啊·2024-01-08 07:34

Verilog 入门简明教程

专栏《Verilog语言入门教程》小于：=小于等于：>赋值操作符：直接赋值：=等效赋值：>=无符号右移赋值：=位选择操作符：索引选择：[]切片选择：[:]选择运算符：{}其他操作符：条件运算符：?
元存储·2024-01-08 07:33

深度解析Nginx负载均衡算法及配置实例

CSND主页——Micro麦可乐的博客《Docker实操教程》专栏以最新的Centos版本为基础进行Docker实操教程，入门到实战《RabbitMQ》本专栏主要介绍使用JAVA开发RabbitMQ的系列教程
Micro麦可乐·2024-01-08 07:00

深入了解Snowflake雪花算法：分布式唯一ID生成器

CSND主页——Micro麦可乐的博客《Docker实操教程》专栏以最新的Centos版本为基础进行Docker实操教程，入门到实战《RabbitMQ》本专栏主要介绍使用JAVA开发RabbitMQ的系列教程
Micro麦可乐·2024-01-08 07:27

「HDLBits题解」7458

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：7458-HDLBitsmoduletop_module(inputp1a
UESTC_KS·2024-01-08 04:16

「HDLBits题解」Norgate

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Norgate-HDLBitsmoduletop_module(inputa
UESTC_KS·2024-01-08 04:46

「HDLBits题解」Xnorgate

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Xnorgate-HDLBitsmoduletop_module(inputa
UESTC_KS·2024-01-08 04:46

「HDLBits题解」Wire decl

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Wiredecl-HDLBits`default_nettypenonemoduletop_module
UESTC_KS·2024-01-08 04:44

三本光电从颓废到武汉年薪30w的本科经历经验与浅谈（毕业工作一年的嵌入式软件工程师经验分享）

三本光电从颓废到武汉年薪30w的本科经历经验与浅谈（毕业工作一年的嵌入式软件工程师经验分享）文章目录目前情况颓废时期项目时期第一次写单片机代码第一次接触计算机视觉第一次接触Linux驱动开发第一次接触FPGA和VerilogHDL
网易独家音乐人Mike Zhou·2024-01-08 04:26

熊大UWB系列教程一： DW1000 超宽带系统简介及最小系统搭建

熊大DW1000系列教程一：DW1000超宽带系统简介及最小系统搭建DW1000是decawave公司于2012年推出的一款超宽带定位芯片，下面是这款芯片的详细介绍。由介
xiongdauwb·2024-01-08 02:41

vivado中verilog编写RAM与IP核生成RAM

在一些工程中我们需要用到RAM存储，就需要使用RAM，本文介绍两种RAM的实现方式，一种是用verilog编写的RAM，另一种就是基于vivado用IP核生成的RAM，在vivado中生成的RAM可能在其他的环境下编译不同过
春风沂水丶·2024-01-07 23:33

verilog readmemh readmemb

用法$readmemh("hex_mem_file",mem,[start_address],[end_address])$readmemb("bin_mem_file",mem,[start_address],[end_address])hex_mem_file十六进制文本空格分隔bin_mem_file二进制文本空格分隔mem存储数组start_address起始地址可选end_address
yvee·2024-01-07 23:21

浅谈Verilog代码的执行顺序

一、组合逻辑和时序逻辑数字电路可以分成两大类，一类叫组合逻辑电路，另一类叫做时序逻辑电路。组合逻辑电路：由门电路组成，其某一时刻的输出状态只与该时刻的输入状态有关，而与电路原来的状态无关，并没有记忆功能。时序逻辑电路：由锁存器、触发器和寄存器等单元组成，其某一时刻的输出状态不仅与该时刻的输入状态有关，而且与电路原来的状态有关，具有记忆功能。而组合逻辑电路和时序逻辑在FPGA中并行执行这是毋庸置疑的
STATEABC·2024-01-07 21:39

14.10-其他阻塞和非阻塞混合使用的原则

1，同时使用阻塞和非阻塞赋值Verilog语法并没有禁止将阻塞和非阻塞赋值自由地组合在一个always块里。虽然Verilog语法是允许这种写法，但不建议在可综合模块的编写中采用这种风格。
向兴·2024-01-07 15:21

【IC设计】移位寄存器

目录理论讲解背景介绍什么是移位寄存器按工作模式分类verilog语法注意事项设计实例循环移位寄存器算术双向移位寄存器5位线性反馈移位寄存器伪随机码发生器3位线性反馈移位寄存器32位线性反馈移位寄存器串行移位寄存器
观千剑而识器·2024-01-07 13:48

测试平台系列(67) 玩转数据驱动

我在从0到1打造一个开源平台,也在编写一套完整的接口测试平台系列教程，希望大家能够多多支持。欢迎关注我的龚仲浩测试开发坑货，获取最新文章教程!
米洛丶·2024-01-07 12:07
上一页 11 12 13 14 15 16 17 18 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他