Verilog系列教程

【USTC】verilog 习题练习 41-45

41下降沿触发的寄存器题目描述在时序逻辑电路中，敏感变量不但可以是触发信号的上升沿（posedge），也可以是下降沿（negedge）,试创建8bit位宽的寄存器，所有DFF都应该由clk的下降沿（负边缘）触发。同时采用高电平有效的同步复位方式，复位值为0x34而不是零。输入格式输入信号clk，时钟信号。输入信号reset，复位信号，高电平有效（复位）。输入信号d，位宽8bit，任意数据信号。输出
enki0815·2024-01-24 07:31

【SGX系列教程】（一）Intel-SGX SDK在ubuntu22.04下安装全流程

文章目录一.概述1.1SGX三大组件1.2SGXDataCenterAttestationPrimitives二.安装流程2.1检查服务器是否支持SGX2.2sgx硬件/软件开启方法2.3sgxdirver驱动安装；2.3.1linux-sgx-driver驱动程序2.3.2IntelSGXSupportintheLinuxKernel（linux内核支持SGX）2.3.3PlatformUses
tutu-hu·2024-01-24 06:34

STM32CubeMX+STM32F4系列教程文章汇总贴

不支持博客直接使用图片外部链接，CSDN暂时停止更新~更多内容请浏览OSnotes的博客园———————————————————————————————————————————1、前言欢迎各位读者点击本系列教程
OSnotes·2024-01-24 01:13

图像分割实战-系列教程17：deeplabV3+ VOC分割实战5-------main.py

图像分割实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在Pycharm中进行本篇文章配套的代码资源已经上传deeplab系列算法概述deeplabV3+VOC分割实战1deeplabV3
机器学习杨卓越·2024-01-23 23:56

图像分割实战-系列教程18：MaskRCNN项目介绍与配置

图像分割实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在Pycharm中进行本篇文章配套的代码资源已经上传MaskR-CNNforObjectDetectionandSegmentationMaskRCNN
机器学习杨卓越·2024-01-23 23:56

图像分割实战-系列教程13：deeplabV3+ VOC分割实战1-------项目介绍与参数解析

图像分割实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在Pycharm中进行本篇文章配套的代码资源已经上传deeplab系列算法概述deeplabV3+VOC分割实战1deeplabV3
机器学习杨卓越·2024-01-23 23:25

图像分割实战-系列教程14：deeplabV3+ VOC分割实战2-------数据读取

图像分割实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在Pycharm中进行本篇文章配套的代码资源已经上传deeplab系列算法概述deeplabV3+VOC分割实战1deeplabV3
机器学习杨卓越·2024-01-23 23:25

图像分割实战-系列教程16：deeplabV3+ VOC分割实战4-------网络结构2

图像分割实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在Pycharm中进行本篇文章配套的代码资源已经上传deeplab系列算法概述deeplabV3+VOC分割实战1deeplabV3
机器学习杨卓越·2024-01-23 23:25

图像分割实战-系列教程15：deeplabV3+ VOC分割实战3-------网络结构1

图像分割实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在Pycharm中进行本篇文章配套的代码资源已经上传deeplab系列算法概述deeplabV3+VOC分割实战1deeplabV3
机器学习杨卓越·2024-01-23 23:54

three.js从入门到精通系列教程051 - 制作立体桃心图形

three.js从入门到精通系列教程051-制作立体桃心图形//创建渲染器varmyRenderer=newTHREE.WebGLRenderer({antialias:true});myRenderer.setClearColor
smartsmile2012·2024-01-23 16:06

three.js从入门到精通系列教程049 - 加载房屋模型，可旋转可缩放

three.js从入门到精通系列教程049-加载房屋模型，可旋转可缩放加载房子模型移除房子模型//创建渲染器varmyRenderer=newTHREE.WebGLRenderer({antialias
smartsmile2012·2024-01-23 16:36

three.js从入门到精通系列教程050 - 制作波浪图形

three.js从入门到精通系列教程050-制作波浪图形//创建渲染器varmyRenderer=newTHREE.WebGLRenderer({antialias:true});myRenderer.setSize
smartsmile2012·2024-01-23 16:36

three.js从入门到精通系列教程004 - three.js透视相机（PerspectiveCamera）滚动浏览全景大图

three.js从入门到精通系列教程004-three.js透视相机（PerspectiveCamera）滚动浏览全景大图//定义相机、场景、渲染器varmyCamera,myScene,myRenderer
smartsmile2012·2024-01-23 16:04

【ZYNQ入门】第十篇、基于FPGA的图像白平衡算法实现

测试源图2、为什么摄像头采集的图像要做白平衡3、自动白平衡算法总结4、FPGA设计思路4.1、实时白平衡的实现4.2、计算流程优化思路第二部分、硬件实现1、除法IP核的调用方法2、乘法IP核的调用方法3、verilog
大屁桃·2024-01-23 15:20

SystemC学习笔记(三) - 查看模块的波形

查看波形一般是指查看pvbus上的transaction，而对于SystemC本身来说，查看波形就是使用Gtkwave或其他EDA工具，查看Module的input/output的时序输入/输出，其本质和硬件设计的Verilog
crazyskady·2024-01-23 13:04

「HDLBits题解」Shift Registers

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Shift4-HDLBitsmoduletop_module(inputclk
UESTC_KS·2024-01-23 13:11

Xilinx FPGA 权威书籍指南 基于Vivado 2018 集成开发环境

ff4889iVerilog数字系统设计教程_夏宇闻深入浅出玩转FPGA_吴厚航《深入浅出玩转FPGA》视频教程：35课时FPGA项目实例资料合集FPGA从入门到精通.实战篇数字逻辑基础与Verilog
light6776·2024-01-23 13:41

stm32CubeMX，配合Keil，使用HAL库（或标准库）方式进行串口通信

引言今天我们学习STM32CubeMX串口的操作，以及HAL库串口的配置，我们会详细的讲解各个模块的使用和具体功能，并且基于HAL库实现Printf函数功能重定向，USART中断接收，本系列教程将HAL
菲菲QAQ·2024-01-23 12:57

【STM32HAL库】STM32CubeMX+STM32CubeMXIDE系列教程（三）——USART串口通信

前言此例程详细介绍了如何使用STM32CubeMX配置STM32单片机的USART串口，使用STM32CubeMXIDE进行软件编程。【实现的功能】1.实现单片机与PC串口调试助手进行信息收发；2.实现串口调试助手向单片机发送指令控制单片机LED的亮灭。工具【库】HAL库【软件】STM32CubeMX+STM32CubeMXIDE【开发板】STM32F103C8T6开发板【硬件资源】LED2、US
乔乔同学·2024-01-23 12:55

【USTC】verilog 习题练习 31-35

31if语句与锁存器题目描述使用verilog设计电路时，应按照如下流程：确定你需要的电路或逻辑门确定输入输出信号，以及产生输出信号的组合逻辑块确定组合逻辑块后面是否加上一组触发器。
enki0815·2024-01-23 10:42

【USTC】verilog 习题练习 36-40

36条件运算符题目描述Verilog中有一个跟C语言中类似的三目条件运算符（?:）,其语法格式为：(condition?
enki0815·2024-01-23 10:11

three.js从入门到精通系列教程048 - 创建粒子模拟下雨雨滴效果

three.js从入门到精通系列教程048-创建粒子模拟下雨雨滴效果varmyRenderer,myCamera,myScene,myPoints;//创建渲染器functioninitRender()
smartsmile2012·2024-01-23 09:32

three.js从入门到精通系列教程046 - 在平面上创建一个可变大小和长短的圆柱体

three.js从入门到精通系列教程046-在平面上创建一个可变大小和长短的圆柱体//创建渲染器varmyRenderer=newTHREE.WebGLRenderer({antialias:true}
smartsmile2012·2024-01-23 09:32

three.js从入门到精通系列教程047 - 创建一个可旋转的立体椅子

three.js从入门到精通系列教程047-创建一个可旋转的立体椅子varmyRenderer,myCamera,myScene,myOrbitControls;//创建渲染器functioninitRender
smartsmile2012·2024-01-23 09:32

three.js从入门到精通系列教程041 - 使用全景图设置场景背景,通过立方相机CubeCamera查看室内全景

three.js从入门到精通系列教程041-使用全景图设置场景背景,通过立方相机CubeCamera查看室内全景varmyCubeCamera,myCamera,myScene,myRenderer;varlon
smartsmile2012·2024-01-23 09:25

three.js从入门到精通系列教程005 - three.js使用鼠标拖拽缩放浏览全景图

three.js从入门到精通系列教程005-three.js使用鼠标拖拽缩放浏览全景图varisMouse=false,myMouseX=0,myMouseY=0,myLongitude=0,myLatitude
smartsmile2012·2024-01-23 08:53

Quartus联合 ModelSim仿真及测试

插件系列文章目录：（1）modelsim安装使用及Vivado关联（2）VSCode关联VIVADO编辑Verilog（3）Modelsim观察波形–基础操作述（4）Quartus联合ModelSim仿真及测试文章目录前言一
C.V-Pupil·2024-01-23 08:45

quartus和modelsim联合仿真详细教程

详细步骤如下：1、编辑verilogHDL语言本次拟实现组合逻辑功能，其代码如下：此为一组合逻辑电路，其原理图可在quartus中绘制出：此即为实现的功能。
hxyo·2024-01-23 08:15

VHDL/Verilog编译错误总结

VHDL编译错误总结VivadoVHDLVerilogQuartusVHDLVerilogLatticeVHDLVerilogVivadoVHDL[Synth8-2778]typeerrorneartxen_sync
FPGA的花路·2024-01-23 08:44

IIC总线的原理与Verilog实现

IIC总线的原理与Verilog实现1、软件平台与硬件平台2、原理介绍2.1IIC总线的特点：2.2IIC总线协议详解：2.2.1IIC主机往从机里面写入数据的步骤2.2.2IIC主机从从机里面读出数据的步骤
FPGA的花路·2024-01-23 08:14

我的创作纪念日

目前市面上主流的FPGA图像缩放方案如下：1：Xilinx的HLS方案，该方案简单，易于实现，但只能用于Xilinx自家的FPGA；2：非纯Verilog方案，大部分代码使用Verilog实现，但中间的
攻城狮Wayne·2024-01-23 07:00

Verilog中的逻辑移位和算术移位仿真

逻辑移位逻辑移位的操作符为右移（>>）高位不够的bit位补0。左移(>>）高位用呼号位补。左移（<<<）,低位补0。实例仿真结果结论对于无符号数，逻辑移位和算术移位结果是一样的。对于有符号数，逻辑右移和算术右移是不一样的。算术右移时，高位需要用符号位补。
re_call·2024-01-23 07:30

15.1_使用Verilog设计：一个简单的状态机设计——序列检测器（可实现重复性检测）

使用Verilog设计：一个简单的状态机设计——序列检测器（可实现重复性检测）1，一个简单的状态机设计：可重复性序列检测器2，可重复性状态机序列检测实现2.1，RTL设计代码实现2.2，tb测试代码实现
向兴·2024-01-23 06:28

FPGA高端项目：Xilinx Zynq7020 系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在XilinxKintex7系列FPGA上的应用本方案在XilinxArtix7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产FPGA高云系列上的应用3、设计思路框架设计框图视频源选择ov5640i2c配置及采集动态彩条图像缩放模块详解图像缩放模
9527华安·2024-01-23 06:52

Python小白入门系列教程：注释、变量、输出、运算符，看过的都收藏了

前言注释什么是注释？注释就是用自己的语言，在程序中对某些代码进行标注说明，从而能让别人看懂你的代码，说白了程序员敲代码不写注释就是耍流氓的行为。注释的分类及使用注释分为两类：单行注释和多行注释单行注释：只能注释一行内容，多行注释可以注释多行内容，一般用在注释一段代码的情况，语法如下："#"代表单行注释注释之后的代码不会执行#print("helloworld")""""""六个引号代表多行注释""
悦悦学Python·2024-01-22 21:46

《吐血整理》进阶系列教程-拿捏Fiddler抓包教程(13)-Fiddler请求和响应断点调试

1.简介Fiddler有个强大的功能，可以修改发送到服务器的数据包，但是修改前需要拦截，即设置断点。设置断点后，开始拦截接下来所有网页，直到取消断点。这个功能可以在数据包发送之前，修改请求参数；在收到应答包，在js解析和浏览器渲染之前，修改返回结果。有了这个功能，开发者就可以修改不同参数测试server，同时也可以修改返回包测试自己的js函数，或测试页面渲染。使用者功能要用到fiddler的命令行
北京-宏哥·2024-01-22 17:51

《吐血整理》进阶系列教程-拿捏Fiddler抓包教程(14)-Fiddler断点(breakpoints)实战，篡改或伪造数据

1.简介上一篇主要就讲解和分享Fiddler断点的理论和操作，今天宏哥就用具体例子，将上一篇中的理论知识实践一下。而且在实际测试过程中，有时候需要修改请求或响应数据，或者直接模拟服务器响应，此时可以使用fiddler进行此类操作。可以使用断点功能完成。2.断点调试可以实现的效果1.修改HTTP请求头信息。例如修改请求头的UA,Cookie,Referer信息，通过“伪造”相应信息达到达到相应的目的
北京-宏哥·2024-01-22 17:51

《吐血整理》进阶系列教程-拿捏Fiddler抓包教程(15)-Fiddler弱网测试，知否知否，应是必知必会

1.简介现在这个时代已经属于流量时代，用户对于App或者小程序之类的操作界面的数据和交互的要求也越来越高。对于测试人员弱网测试也是需要考验自己专业技术能力的一种技能。一个合格的测试人员，需要额外关注的场景就远不止断网、网络故障等情况了。还要对于弱网的数据定义，不同的应用所界定的含义是不一样且不清晰的，不仅要考虑各类型网络最低速率，还要结合业务场景和应用类型去划分。按照移动的特性来说，一般应用低于2
北京-宏哥·2024-01-22 17:51

《吐血整理》进阶系列教程-拿捏Fiddler抓包教程(8)-Fiddler如何设置捕获会话

1.简介前边几篇宏哥介绍了Fiddler界面内容以及作用。今天宏哥就讲解和分享如何设置Fiddler后，我们就可以捕获会话，进行抓包了。2.捕获会话的设备常见的捕获会话的设备分为PC（电脑）端和手机（Android和IOS苹果）端。3.PC（电脑）端电脑端我们一般抓取的都是web网站请求和响应信息。那么我们看一下如何设置进行抓包。3.1Fiddler抓web网站请求3.1.1方法一1.手动设置方法
北京-宏哥·2024-01-22 17:19

10G光口关于以太网数据包物理接口的分析

1，我试验环境使用移植好的verilog-thernet，用网络调试助手进行回环测试，在WIRESHARK抓包也看到没问题：ARP协议有，UDP协议也有，完整的对话。
mcupro·2024-01-22 15:03

鸿蒙开发系列教程（六）--ArkTS语言：生命周期

组件和页面的关系自定义组件：@Component装饰的UI单元，可以组合多个系统组件实现UI的复用，可以调用组件的生命周期。页面：即应用的UI页面。可以由一个或者多个自定义组件组成@Entry装饰的自定义组件为页面的入口组件，即页面的根节点，一个页面有且仅能有一个@Entry。只有被@Entry装饰的组件才可以调用页面的生命周期。页面生命周期即被@Entry装饰的组件生命周期，生命周期接口：[on
huazi99·2024-01-22 13:08

鸿蒙开发系列教程（五）--ArkTS语言：组件开发

1、基础组件组件API文档：https://developer.huawei.com/consumer/cn/doc/harmonyos-references-V2/84_u58f0_u660e_u5f0f_u5f00_u53d1_u8303_u5f0f_uff09-0000001427744776-V2查看组件API外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传容器组件Col
huazi99·2024-01-22 13:38

鸿蒙开发系列教程（四）--ArkTS语言：基础知识

1、ArkTS语言介绍ArkTS是HarmonyOS应用开发语言。它在保持TypeScript（简称TS）基本语法风格的基础上，对TS的动态类型特性施加更严格的约束，引入静态类型。同时，提供了声明式UI、状态管理等相应的能力，让开发者可以以更简洁、更自然的方式开发高性能应用。ArkTS围绕应用开发在[TypeScript]（简称TS）生态基础上做了进一步扩展，继承了TS的所有特性，是TS的超集。官
huazi99·2024-01-22 13:37

鸿蒙开发系列教程（二）--基础应用

1、官方开发文档https://www.harmonyos.com/开发–>应用开发、设备开发自行查看对应文档设计指南开发指南2、UI框架HarmonyOS提供了一套UI开发框架，即方舟开发框架（ArkUI框架），可为开发者提供应用UI开发所必需的能力，比如多种组件、布局计算、动画能力、UI交互、绘制等。方舟开发框架针对不同目的和技术背景的开发者提供了两种开发范式：3、应用程序包结构应用模型是Ha
huazi99·2024-01-22 13:05

【system verilog】SV Assertion 断言

SystemVerilogAssertion断言总结SV断言是什么？有什么用？SV断言是什么？SV断言有什么用？SV断言怎么用？
飓风_数字IC验证·2024-01-22 12:00

【system verilog】Mailboxes

mailbox中可以放的数据：数据可以是任何有效的systemVerilog数据类型，包括类class数据类型。
飓风_数字IC验证·2024-01-22 12:30

深入详解使用 RabbitMQ 过程中涉及到的多个细节问题（面试可用）

目录1、基础类问题2、cluster相关问题3、综合性问题4、参考资料C++软件异常排查从入门到精通系列教程（专栏文章列表，欢迎订阅，持续更新...）https://blog.csdn.net/chenlycly
dvlinker·2024-01-22 11:05

Verilog

Verilog电路设计中最流行的硬件描述语言，主要用于逻辑建模和仿真验证。运算符及表达式算数运算符：+-*/%赋值运算符：==><=逻辑运算符：&&||!条件运算符：?
阳光8088·2024-01-22 10:31

STM32CubeMX配置定时器输入捕获功能

STM32CubeMX配置定时器输入捕获功能0.前言一、方法简介二、STM32CubeMX配置1.生成PWM信号2.配置TIM3_CH1进行采样3.占空比计算三、总结参考文章：CubeMX系列教程——11
Amonter·2024-01-22 06:29

HNU-电路电子学-实验2（2021级）

二、实验内容用VERILOG语言设计指令译码器；用VERILOG语言设计ALU。三、实验过程1、指令译码器A）创建工程（选择的芯片为family=Cyclo
_蟑螂恶霸_·2024-01-22 06:08
上一页 5 6 7 8 9 10 11 12 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他