E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog芯片设计
Verilog
学习笔记 HDLBits——Vertors
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、Vectors1.Vectors2.Vectorsinmoredetail3.Vertorpartselect4.Bitwiseoperators5.Four-inputgates6.Vectorconcatenationoperator7.Vectorreversal18.Replicationoperator9.M
小Rr丶
·
2023-11-12 00:26
verilog
学习
fpga开发
硬件工程
Verilog
RTL基础模块代码设计学习笔记
Verilog
RTL基础模块代码设计组合逻辑电路多路选择器电路描述2选1的mux4选1的mux交叉开关电路描述2x2路交叉开关4x4路交叉开关优先编码器电路描述4_2优先编码器8_3优先编码器多路译码器电路描述
VermouthLeft
·
2023-11-12 00:25
verilog
fpga
Verilog
学习笔记
2.概述2.1
Verilog
模块的基本概念2.2
Verilog
用于模块的测试3.模块的结构、数据类型、变量和基本运算符号3.1模块的结构3.2数据类型及其常量和变量3.2.1常量3.2.2变量4.运算符
hatemushroooom-
·
2023-11-12 00:55
学习
笔记
fpga开发
Verilog
学习笔记（1）:
Verilog
基础知识
第一章
Verilog
基础知识文章目录1，
Verilog
语法要素1.1空白符1.2注释符1.3标识符1.4关键字1.5转义标识符1.6数值2，数据类型2.1物理数据类型2.2连线型和reg型数据类型的声明
Deprula
·
2023-11-12 00:55
Verilog学习笔记
学习
fpga开发
硬件工程
「
Verilog
学习笔记」4位数值比较器电路
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网分析这里要注意题目的“门级描述方式”，所以我们只能使用基本门电路：&,|,!,^,^~。
正在黑化的KS
·
2023-11-12 00:54
Verilog学习笔记
学习
笔记
Quartus II bilibili 入门 EDA实用技术教程（二）--- ---四选一多路选择器 仿真操作
p=5仿真上一讲：3-2程序always@(aorborcordors1ors2)#always引导顺序语句begin:MUX41//块语句case()//条件语句2'b00:y
verilog
HDLfile
计算机视觉-Archer
·
2023-11-12 00:17
Quartus
2
Verilog
VHDL三种建模描述方式——2选1数据选择器
标题QuartusII标题
Verilog
VHDL三种建模描述方式——2选1数据选择器1，结构化描述方式：是使用实例化低层次模块的方法，即调用其他已经定义过的低层次模块对整个电路的功能进行描述，或者直接调用
ZikH�
·
2023-11-12 00:17
fpga开发
Verilog
学习之路（1）— Quartus II 13.0下载安装和HelloWorld
Verilog
学习之路（1）—QuartusII13.0下载安装和HelloWorld一、前言QuartusII是Altera的FPGA设计工具，二、安装包下载百度云链接地址：https://pan.baidu.com
Willliam_william
·
2023-11-12 00:13
Verilog
软件使用
verilog
Quartus II 13.0波形仿真（解决无法产生仿真波形问题）
目录前言新建工程创建
Verilog
文件，写代码波形仿真（解决没有输出波问题）前言这么说把QuartusII13.0是我目前来讲见过最恶心的软件，总是一大堆麻烦事，稍微哪里没弄好就后面全都出问题。
Gretel Tade
·
2023-11-12 00:11
EDA实验
fpga开发
EDA实验
Quartus
II
13.0
硬件
Verilog
Verilog
HDL语言基础知识
目录
Verilog
HDL语言基础知识6.1.2
Verilog
HDL模块的结构6.1.3逻辑功能定义6.2.1常量6.3运算符及表达式6.4.2条件语句
Verilog
HDL语言基础知识先来看两个
Verilog
HDL
Gretel Tade
·
2023-11-12 00:40
EDA实验
fpga开发
EDA实验
Verilog编程
知识图谱
艾米电子 - 多路选择器与多路分解器，
Verilog
对读者的假设已经掌握：可编程逻辑基础
Verilog
HDL基础使用
Verilog
设计的QuartusII入门指南使用
Verilog
设计的ModelSIm入门指南内容1多路选择器Multiplexer此处所说的多路选择器
Tiger-Li
·
2023-11-12 00:39
FPGA
EDA（Quartus II）——ADC采样控制电路设计
图1采样状态机结构框图用状态机对ADC0809进行采样控制，首先必须了解其工作时序，然后据此作出状态图，最后写出相应的
Verilog
代码。
楠潼
·
2023-11-12 00:09
EDA实践
嵌入式
verilog
vhdl
其他
【数字系统】组合逻辑电路设计：4-2线优先编码器/2-4线译码器/比较器/全加器 Quartus II 环境/
Verilog
HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA
一、实验要求1.编码／译码器的设计与实现；比较器的设计与实现；全加器的设计与实现；2.在QuartusII环境下，运用
Verilog
HDL语言进行编程开发，并完成对电路工作情况的仿真模拟；3.完成配置程序的下载
StormBorn_
·
2023-11-12 00:07
数字系统设计
fpga
fpga/cpld
verilog
硬件
计算机组成原理 实验一 四位加法器设计
芯片编号：EP3C40F780C8软件：QuartusII64-Bit13.1.0.162启动Quartus13.1创建子项目full_adder，芯片选择EP3C40F780C8新建
Verilog
HDLFile
Robert_SWJTU
·
2023-11-12 00:06
林湾村计组实验2023
fpga开发
EDA实验----四选一多路选择器设计(QuartusII)
目录一．实验目的二．实验仪器设备三．实验原理：四．实验要求五．实验内容及步骤1.实验内容2.实验步骤六．实验报告七.实验过程1.创建
Verilog
文件，写代码2.波形仿真3.作出电路图4.烧录文件一．实验目的
Gretel Tade
·
2023-11-11 23:34
EDA实验
fpga开发
EDA实验
Verilog
QuartusII
硬件开发板
【紫光同创国产FPGA教程】——【PGL22G第十一章】以太网传输实验例程
www.meyesemi.com)适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G
芯片设计
的一款
小眼睛FPGA
·
2023-11-11 11:44
fpga开发
FPFA
fpga开发
PLI, DPI, DirectC,TLI
关于PLI的文献只有
Verilog
PLIHandbook这本书。并且
Verilog
PLI是一本相对成熟的技术。
weixin_30471561
·
2023-11-11 09:03
数据结构与算法
c/c++
浅谈VCS的两种仿真flow
几乎所有的
芯片设计
、芯片验证工程师，每天都在和VCS打交道，但是由于验证环境的统一化管理，一般将不同的编译仿真选项集成在一个文件里，只需要一两个人维护即可。
ICer消食片
·
2023-11-11 09:03
数字IC验证
fpga开发
芯片
soc
RISCV学习笔记6.2--vcs和verdi开发蜂鸟e203
参考博客：1、在vcs中编译及运行测试E203例子2、开源RISC-V处理器(蜂鸟E203)学习（一）修改仿真环境（vcs2018+verdi2018）3、VCS常用命令详解上一个教程中，e203使用开源i
verilog
爱发明的小兴
·
2023-11-11 09:02
riscv处理器设计
fpga开发
学习
芯片后仿问题
Star-RC/QRC抽取RC寄生参数文件并读入到Tempus/PT分别做func/mbist/scan时序sign-off，写出SDF3.0用以后仿真，搭建后仿真的验证环境，添加sc/io/macro的
verilog
model
messi_cyc
·
2023-11-11 09:00
嵌入式硬件
Verdi命令行调用选项用法
命令行调用Verdi平台如果没有指定manage.rc资源文件，则库设置从novas.rc资源文件里面load;支持load
verilog
的压缩文件gzipped(*.gz);如果编译的门级设计因为ECO
小东西的东西
·
2023-11-11 09:00
面试
学习路线
阿里巴巴
java
java进阶
后端
【原创】System
Verilog
中传说的DPI
自System
Verilog
3.1a之后，System
Verilog
推出了一个与第三方语言进行交互的强大功能，称之为DPI，DPI的全称就是DirectProgrammingInterface，是System
Verilog
硅芯思见
·
2023-11-11 09:59
SystemVerilog
dpi-c
开发语言
verilog
D触发器
只有时钟clk：Q由D控制，Q=D，但在clk时钟上升沿才会改变//2022-1-27
verilog
学习//D触发器`timescale1ns/10psmoduledff1(clk,d,q);inputclk
踩坑记录
·
2023-11-10 23:42
verilog
verilog
verilog
3段式状态机
3段式状态机：3段式状态机写法，写出下图状态转换图。1确定输入输出信号，及其类型（是wire还是reg）；2声明内部信号，一般需要定义current_state和next_state；3用3个always语句描述状态机。第一个用来次态和现态的转换，第二个always用于现态在输入情况下转换为次态的组合逻辑；第三个语句用于现态到输出的组合逻辑输出。//3段式状态机写法，写出上图状态转换图。modul
踩坑记录
·
2023-11-10 23:42
verilog
systemverilog
verilog
verilog
7段数码管译码器
sed_dec.v：//2022-1-20
verilog
学习//七段码译码器a-g7根管`timescale1ns/10ps;modulesed_dec(num,a_g);input[3:0]num;output
踩坑记录
·
2023-11-10 23:42
verilog
verilog
HDLBits全部解答
文章目录GettingStartedstep_oneZero
Verilog
LanguageBasicsWireWire4NotgateAndgateNorgateXnorgateWiredecl7458VectorsVector0Vector1Vector2VectorgatesGates4Vector3VectorrVector4Vector5ModulesHierarchyModuleModu
小李干净又卫生
·
2023-11-10 14:05
FPGA学习
keil
mdk
stm32
c语言
Verilog
之 assign 连续赋值关键字
文章目录以下是关于
Verilog
中assign语句的注意事项以及对应的代码示例：单向赋值：
Verilog
中的assign语句是用于创建单向赋值。
JNU freshman
·
2023-11-10 13:07
vivado
fpga开发
Verilog
之 wire与reg 类型的变量
文章目录`reg`类型`wire`类型总结默认情况下的input,output变量在
Verilog
中，reg和wire是用来声明变量或信号的关键字，它们有不同的特征和用途。
JNU freshman
·
2023-11-10 13:07
vivado
fpga开发
基于
Verilog
设计的复位电路设计
1.1简介复位指的是将寄存器中的值全部置成默认值，一般复位包括同步复位和异步复位，复位可以由硬件开关控制，也可以由软件逻辑控制。复位电路复杂是因为复位本身是对大规模的硬件单元进行一种操作，必须要结合底层的设计来考虑问题。相信大家在学习FPGA或者ASIC的时候都有如下的疑问：1、数字逻辑为什么需要复位？2、FPGA板上面没有复位按键怎么办？3、复位只有通过按键复位一个控制方式吗？4、同步复位好还是
暴龙战士~
·
2023-11-10 13:04
fpga开发
「
Verilog
学习笔记」使用子模块实现三输入数的大小比较
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网分析题目要求编写子模块实现两个输入数的大小比较并输出较小值，可以使用if-else语句实现。
正在黑化的KS
·
2023-11-10 13:59
Verilog学习笔记
学习
笔记
Verilog
m基于FPGA的数据串并并串转换系统
verilog
实现,包含testbench,可以配置并行数量
目录1.算法仿真效果2.算法涉及理论知识概要3.
Verilog
核心程序4.完整算法代码文件1.算法仿真效果本系统进行了两个平台的开发，分别是：Vivado2019.2Quartusii18.0+ModelSim-Altera6.6dStarterEdition
我爱C编程
·
2023-11-10 13:29
FPGA通信和信号处理
fpga开发
串并/并串转换
Verilog
之 initial 模块与always 模块的用法与差异
文章目录initial语法和用法特点和注意事项用途always语法和用法特点和注意事项用途二者差异initial在
Verilog
中，initial块是用来在模拟开始时执行一次性初始化操作的一种建模方式。
JNU freshman
·
2023-11-10 13:25
vivado
fpga开发
【紫光同创国产FPGA教程】——【PGL22G第五章】序列检测器实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G
芯片设计
的一款
小眼睛FPGA
·
2023-11-10 07:04
FPFA
fpga开发
fpga开发
【紫光同创国产FPGA教程】——【PGL22G第二章】键控流水灯实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G
芯片设计
的一款
小眼睛FPGA
·
2023-11-10 07:34
FPFA
fpga开发
fpga
【紫光同创国产FPGA教程】——【PGL22G第四章】数字时钟实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G
芯片设计
的一款
小眼睛FPGA
·
2023-11-10 07:34
FPFA
fpga开发
fpga开发
【紫光同创国产FPGA教程】——【PGL22G第九章】HDMI环路实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G
芯片设计
的一款
小眼睛FPGA
·
2023-11-10 07:31
fpga开发
FPFA
fpga开发
半导体（芯片）制造工艺流程简单说
半导体产业链主要包含
芯片设计
、晶圆制造和封装测试三大核心环节，此外还有为晶圆制造与封装测试环节提供所需材料及专业设备的支撑产业链。对于大多数人来说，半导体行业高大尚，深奥难懂。其代表了人
阿拉伯梳子
·
2023-11-10 07:46
半导体工艺
大数据
经验分享
DC综合脚本 综合实例 smic180工艺库 AES综合 综合脚本解析
本文在linux中使用aes这个
verilog
实例，运行相应DC脚本生成门级网表，使用smic180标准工艺库以及IO库需要AES的DC综合源代码工艺库EDA虚拟机联系企鹅号3270516346首先在linux
chuanyi_wang
·
2023-11-10 07:57
数字集成电路DC综合
linux
运维
服务器
集成学习
DC入门（二）综合脚本
read_
verilog
的功能有4点，如上图。GTECH是generic-tech通用库，无工艺特性，只有逻辑特性。s
Arist9612
·
2023-11-10 06:53
DC
DC
DC 视频教程 第二课
第二课Designandtechnologydata1.载入RTL设计和逻辑库（即
Verilog
文件和db文件）2.载入physicaltechnology和designdata包括milkwayderectories
qq_38453556
·
2023-11-10 06:52
DC
TCP/IP协议栈设计—TCP设计实现小结
TCP/IP协议栈设计—TCP设计实现小结设计目的：在FPGA上采用纯
Verilog
描述的方式，实现可定制裁剪的TCPIP硬件协议栈，并加入超时重传、滑动窗口等优化算法，最终希望实现传输速率能超过200MHz
时间看得见
·
2023-11-09 17:05
TCP/IP
FPGA
Verilog
八分频FPGA设计
八分频FPGA
Verilog
设计顶层模块modulesiv(clk,pwm);inputclk;outputregpwm;reg[2:0]c;always@(posedgeclk)beginc<=c+1
Mr. Qu
·
2023-11-09 11:56
Verilog
FPGA
Verilog
八分频
FPGA学习记录（1）＜使用FPGA实现5分频＞
目录一、电路中的亚稳态以及解决方式1、什么是建立时间与保持时间2、为什么需要建立时间与保持时间3、如何解决亚稳态以及方式亚稳态的传播二、系统最高时钟频率计算&流水线思想1、系统最高频率2、流水线思想三、
Verilog
雨觞醉月
·
2023-11-09 11:54
FPGA学习手册
fpga
通用奇数分频FPGA设计
奇数分频FPGA设计--完整
Verilog
程序为CSDN资源的clk_div3模块部分核心程序：仿真结果：小结：上述程序思路。
时间看得见
·
2023-11-09 11:22
基于FPGA的基础程序设计
FPGA
Verilog
奇数分频
【FPGA学习】时钟分频
无论是分频还是倍频，我们都有两种方法，一种你是使用pll核，另外一种是手动用
verilog
hdl描述。（适用于整数比的分频），只
jkgkj
·
2023-11-09 11:19
Spartan-6
fpga开发
学习
Verilog
学习第十节（使用ram/rom IP核写入数据并测试）
ram初始配置首先点击侧边栏的IPCatalog并在搜索框中搜索ram，有两种ram形式，块状ram更有利于处于数据量比较大的数据，这里我们选择第二种之后根据需要选择单端口的只读存储器，并设置使能为总使能~设置好端口宽度与深度并加入初始化数据后开始编写代码rom测试代码编写`timescale1ns/1psmoduletbPossRam();regclka;regena;regwea;reg[14
Pluviophile_miao～
·
2023-11-09 09:27
学习
fpga开发
Verilog
学习第二节（设计一个以1s频率闪烁的LED灯）
设计一个以1s频率闪烁的LED灯（亮灭各500ms）思考步骤：fpga开发板上默认的时钟频率是50MHz，就是20ns闪烁一次，若要完成500ms闪烁一次的话就需要进行计数，500ms/20ns=25000000次，需要设置一个计数变量cnt进行记录，其位数应该等于25位，然后需要注意的是从0开始计数到25000000-1次的时候就可以了，不要记到整，因为它还需要进行个归零状态也需要一次时钟计数e
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
Verilog
学习第五节（串口发送部分）
小梅哥串口部分学习part1串口通信发送原理串口通信发送的
Verilog
设计与调试串口发送应用之发送数据串口发送应用之采用状态机实现多字节数据发送串口通信发送原理1：串口通信模块设计的目的是用来发送数据的
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
Verilog
学习第八节（数码管段码显示）
共阴极数码管：低电平端接的都是0，高电平端哪里设置为1，哪里就亮~共阳极数码管与之相反~视觉暂留：对于三位的共阴极数码管第0.01s：让数码管0的a段亮，其他数码管全灭Sel0为高电平，sel1和sel2为低电平A段为低电平第0.02s：让数码管1的b、c段亮，其他数码管全灭Sel1为高电平，sel0和sel2为低电平B和C段为低电平第0.03s：让数码管2的e段亮，其他数码管全灭Sel2为高电平
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
Verilog
学习第九节（DDS原理）
一个完整的周期，被分成了2^32个点，输出32个点，每1ms输出一个点，得到一个完整周期的波形。2^32/32=2^27B:频率控制字Fo=Fclk/(2^N/B)=Fclk*B/2^N根据图像计算得：频率为1000000000/1315200=760根据上面的公式计算得：50MHz*10^16/2^32=762可知计算正确~moduleDDS_Module(inputClk,inputReset
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
上一页
17
18
19
20
21
22
23
24
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他