E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
VerilogHDL
使用Verilog实现FPGA计数器功能
一、设计要求编写
VerilogHDL
程序，实现如下功能：利用开发板上的数码显示译码器设计一个十进制计数器，要求该计数器具有以下功能：1.计数范围为0-20，计算到20时自动清零，计数间隔时间为1s；2.
weixin_33786077
·
2020-06-28 05:36
Verilog之流水灯
VerilogHDL
那些事儿_建模篇（黑金FPGA开发板配套教程）作者：akuei2说明：参照该书将部分程序验证学习一遍学习时间：2014年5月2号主要收获：1.对FPGA有初步了解；2.功能模块和控制模块
被称为L的男人
·
2020-06-27 03:22
FPGA
Verilog
[转]Verilog数字系统设计教程(大连理工一博士学习笔记)
写在前面学习
VerilogHDL
有一些时间，大概一年前的的这个时候开始的吧，从一点都不懂开始学，主要还是看夏宇闻老师的这本书入的门——《Verilog数字系统设计教程》，书写的特别好。
tomkai
·
2020-06-26 20:08
Verilog
HDL
数字IC设计相关资料分享
pdf3.VerilogHardwareDiscriptionLanguage(5thEd).pdf4.SystemVerilog_3.1a_language_reference_manual.pdf5.
VerilogHDL
芯设计
·
2020-06-26 11:39
FPGA
python
nvidia
可综合&不可综合
VerilogHDL
和VHDL相比有很多优点，有C语言基础的话很容易上手。
shengzhuzhu
·
2020-06-26 09:36
FPGA
【学习方法】FPGA开发
内附光盘一张）》吴厚航这本书有视频教程《AlteraFPGA/CPLD设计(基础篇)(第2版)》《AlteraFPGA/CPLD设计(高级篇)(第2版)》选择ALTERA的器件可以看一下这两本《设计与验证
VerilogHDL
风雨也无晴
·
2020-06-26 07:10
【
FPGA
】
数字集成电路设计-2-除法器的verilog简单实现
在
VerilogHDL
语言中虽然有除的运算指令，但是除运算符中的除数必须是2的幂，因此无法实现除数为任意整数的除法，很大程度上限制了它的使用领域。
Rill
·
2020-06-26 05:35
数字集成电路
mealy状态机序列检测器设计
状态机设计步骤：1.分析设计要求，列出全部可能状态；2.画出状态转移图；3.用
Veriloghdl
描述状态机，编写testbench验证。
yx-Q
·
2020-06-26 04:18
FPGA
Verilog HDL简单设计实例（一）
VerilogHDL
简单设计实例（一）声明8位带进位端的加法器利用电平敏感的always块来设计指令译码电路利用task和always块设计经比较后重组信号的组合逻辑。简单比较器的设计实例。
APTXGM1
·
2020-06-25 20:52
集成电路设计
FPGA学习笔记(四)——Verilog HDL条件语句与循环语句
FPGA学习笔记(四)————
VerilogHDL
条件语句与循环语句文章目录FPGA学习笔记(四)————
VerilogHDL
条件语句与循环语句1.if--else语句2.case语句3.forever
DID 迪
·
2020-06-25 17:24
FPGA
FPGA学习笔记(五)——Verilog HDL任务与函数、编译向导
FPGA学习笔记(五)————
VerilogHDL
任务与函数、编译向导文章目录FPGA学习笔记(五)————
VerilogHDL
任务与函数、编译向导1.任务task与function的区别2.任务task
DID 迪
·
2020-06-25 17:53
FPGA
Verilog学习笔记
简介
VerilogHDL
是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。
VerilogHDL
语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。
魔仙佩奇
·
2020-06-25 16:29
如何通俗理解FPGA与Verilog HDL？——快速入门Verilog HDL及FPGA系列1
如何通俗理解FPGA与
VerilogHDL
？
BraveWayne
·
2020-06-25 02:19
(vivado + vsCode)安装vivado之后要做的几件事
文章目录0x01.修改默认文本(代码)编辑器为vsCode0x02.安装
VerilogHDL
/SystemVerilog插件0x03.配置xvlog0x04.安装Testbench插件快速例化模块要上数字逻辑实验
秋叶依剑
·
2020-06-24 22:44
数字逻辑电路
【
VerilogHDL
】模块
【
VerilogHDL
】模块模块基本语法2选1多路选择器实例模块描述方式行为级或算法级的描述方式（行为级建模）4bit的二进制行波计数器（带进位）数据流描述方式（数据流级建模）门级描述方式（门级建模）开关级描述方式
加油小五
·
2020-06-24 06:51
VerilogHDL
显示译码器——Verilog HDL语言
熟悉QuartusII的
VerilogHDL
文本设计流程，掌握组合逻辑电路的设计仿真和硬件测试的方法。最后完善一个16进制7段数码显示译码器电路的功能描述风格Ver
MMagicLoren
·
2020-06-24 02:39
Verilog
HDL
计数器——Verilog HDL语言
计数器任务要求相关知识逻辑原理同步16进制计数器真值表编程要求源代码任务要求根据所学的时序逻辑及数字电路的知识完成计数器的设计，验证同步16进制计数器的功能，进一步熟悉
VerilogHDL
文本设计流程，
MMagicLoren
·
2020-06-24 02:39
Verilog
HDL
全加器——Verilog HDL语言
熟悉QuartusII的
VerilogHDL
文本设计流程，掌握组合逻辑电路的设计仿真和硬件测试的方法。最后完善一位全加器电路的功能描述风格
VerilogHDL
代码。
MMagicLoren
·
2020-06-24 02:39
Verilog
HDL
半加器——Verilog HDL语言
熟悉QuartusII的
VerilogHDL
文本设计流程，掌握组合逻辑电路的设计仿真和硬件测试的方法。最后完善一位半加器电路的功能描述风格
VerilogHDL
代码。
MMagicLoren
·
2020-06-24 02:38
Verilog
HDL
多路选择器——Verilog HDL语言
进一步熟悉
VerilogHDL
设计流程，组合电路的设计和测试。
MMagicLoren
·
2020-06-24 02:38
Verilog
HDL
Verilog
HDL
选择VHDL还是verilog HDL？
选择VHDL还是
verilogHDL
？硬件描述语言HDL（HardwareDescribeLanguage）HDL概述随着EDA技术的发展，使用硬件语言设计PLD/FPGA成为一种趋势。
jg24
·
2020-06-23 21:24
基于FPGA的卷积网络加速设计
本科学了verilog，因此还是用的
verilogHDL
硬件语言设计的。为了权衡系统资源及计算速度，制定了以下并行策略，如图所示。
hunterlew
·
2020-06-23 16:12
深度学习
FPGA学习
数字IC设计经典书籍
1《
VerilogHDL
高级数字设计》中文版和原著。这本书本人以为是讲Verilog方面的最好的一本书，看完此书后，相信大家的code水平会有很大提高。
hemmingway
·
2020-06-23 14:34
电路设计
Verilog HDL计数器设计（作业1）
VerilogHDL
计数器设计（作业1）目录：
VerilogHDL
计数器设计作业1设计内容信号定义RTL设计图QuartusRTL电路图计数器波形仿真图计数器代码设计内容信号定义RTL设计图QuartusRTL
FolovL
·
2020-06-23 12:39
Verilog
数字IC设计经典书籍
1《
VerilogHDL
高级数字设计》中文版和原著。这本书本人以为是讲Verilog方面的最好的一本书，看完此书后，相信大家的code水平会有很大提高。
aozunling4867
·
2020-06-22 14:54
手把手教你学习FPGA系列视频教程_救护车鸣笛声
本套教程主要面对FPGA初学者，本次DIY活动不仅让初学者掌握FPGA硬件电路设计以及焊接方面的知识，更重要的是让初学者学习硬件描述语言（
VerilogHDL
）描述数字电路，以及QuartusII、Modelsim
aiao70469
·
2020-06-22 12:07
Verilog HDL 基本结构
VerilogHDL
基本结构
VerilogHDL
基本结构BasicstructureFormatone：Formattwo：*RTL(RegisterTransferLevel)分析结果：**RTL(RegisterTransferLevel
岂暮酱
·
2020-06-22 10:23
#
Verilog
HDL
数字时钟计数器（Verilog HDL语言描述）（仿真和综合）
目录前言主题
VerilogHDL
设计代码测试代码仿真波形ISE中综合RTLSchematicTechnologySchematic前言数字时钟计数器和我的前一篇博文：级联模60计数器（
VerilogHDL
李锐博恩
·
2020-06-22 04:47
Verilog/FPGA
实用总结区
复数乘法器研究
复数乘法器研究在wallace乘法器的基础上设计一个复数乘法器（有关wallace树乘法器的内容，看我的相关博客，这里只是调用了Wallace树乘法器的
verilogHDL
代码），复数的乘法算法是：设复数
李锐博恩
·
2020-06-22 04:16
Verilog/FPGA
实用总结区
VSCode配置Verilog/SystemVerilog开发环境（三）插件配置
目录Lint检查vivado绑定VSCode定义跳转/定义悬浮显示本节将要实现的功能：Lint检查vivado绑定vscode定义跳转/定义悬浮显示Lint检查如第（二）节安装
VerilogHDL
/SystemVerilog
X-ONE
·
2020-06-22 02:54
编辑器
verilog
systemverilog
VSCode配置Verilog/SystemVerilog环境（二）插件安装
目录1.1.
VerilogHDL
/SystemVerilog1.2.CodeAlignment1.3.BracketPairColorizer1.4.Tabout1.5.ICON1.6.TCLLanguageSupport1.7
X-ONE
·
2020-06-22 02:54
FPGA数字信号处理（十七）多级CIC滤波器Verilog设计
该篇是FPGA数字信号处理的第17篇，题接上篇，本文详细介绍多级CIC滤波器的特性、使用
VerilogHDL
设计多级CIC滤波器的方法。
FPGADesigner
·
2020-06-21 20:27
FPGA
数字信号处理
FPGA数字信号处理（六）直接型IIR滤波器Verilog设计
本文将简单介绍另一种数字滤波器——IIR滤波器的原理，详细介绍使用
VerilogHDL
设计直接型IIR滤波器的方法，下一篇会介绍如何用
VerilogHDL
设计级联型IIR滤波器。
FPGADesigner
·
2020-06-21 20:56
FPGA
数字信号处理
FPGA数字信号处理（二）并行FIR滤波器Verilog设计
本文将简单介绍FIR滤波器的原理，详细介绍使用
VerilogHDL
设计并行FIR滤波器的流程和方法。
FPGADesigner
·
2020-06-21 20:25
FPGA
数字信号处理
FPGA基础设计（9）Verilog数据类型和表达式
表达式4.1运算符除法/和求余%幂运算**数学运算时unsigned和sigend的问题关系运算符相等运算符位操作运算符缩位运算符移位运算符4.2操作数4.3位宽问题4.4符号问题5.赋值1.数据类型
VerilogHDL
FPGADesigner
·
2020-06-21 20:25
FPGA
简易CPU的设计和实现
二.CPU设计准备：所采用软件为QuartusII9.0，所使用语言为
VerilogHDL
。三.CPU架构的设计：四.CPU各个部件的功能简述：1.程序计数器(PC)：
阡飞陌
·
2020-06-21 12:15
硬件设计
Verilog设计实例（7）基于Verilog的数字电子钟设计
个人微信公众号：FPGALAB个人博客首页正文设计要求基于模块化的设计思想，采用
VerilogHDL
语言设计一个能进行时、分、秒计时的二十四小时制的数字电子钟，并具
李锐博恩
·
2020-06-20 23:50
#
Verilog编程实例
FPGA数字信号处理（十六）单级CIC滤波器Verilog设计
本文将详细介绍使用
VerilogHDL
设计单级CIC滤波器的方法。接下来几篇会介绍多级CIC滤波器的Verilog设计、使用Quartus和Vivado的IP核设计CIC的方法。
FPGADesigner
·
2020-06-20 22:41
FPGA
数字信号处理
译码器设计——Verilog HDL语言
运用
VerilogHDL
进行设计，完善译码器的功能描述风格代码，具备组合逻辑电路的设计仿真和测试的能力。相关知识3线-8线译码器的功能；如何用always语句、case语句进行逻辑功能的描述。
MMagicLoren
·
2020-06-01 18:04
Verilog
HDL
Verilog
HDL
编码器设计——Verilog HDL语言
运用
VerilogHDL
进行设计，完善3位二进制优先编码器的功能描述风格代码，具备组合逻辑电路的设计仿真和测试的能力。
MMagicLoren
·
2020-06-01 17:36
Verilog
HDL
Verilog
HDL
FPGA
Verilog HDL学习（1）
（注：本系列用于自己开始自学
VerilogHDL
语言时做备忘梳理使用）1.基础概念2.描述方式3.第一个示例——2选1数选器的实现基础概念1.
VerilogHDL
是一种硬件描述语言，广泛用于开发FPGA
燃梦祝歌_焚诗祭酒
·
2020-05-13 15:57
FPGA快速入门— Verilog快速入门
VerilogHDL
（HardwareDescriptionLanguage）是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言，具有灵活性高、易学易用等特点。
AccFPGA
·
2020-04-25 12:04
FPGA设计
fpga/cpld
hls
verilog
状态机设计模式
再之后是读研时跟着导师做课题，用
VerilogHDL
写FPGA程序，仿真一些数字信号的处理算法，其中也大量使用了状态机编程。FPGA还记得有一次和导师沟通科研时，他提及说状态
邱simple
·
2020-03-14 10:10
【C/C++ & 汇编语言 & Verilog】越界截断——数据越界问题的多角度分析
0前言0.1讨论层级和范围讨论层级计算机底层：硬件层次与汇编指令层次信息与二进制位讨论范围信息的存储与运算在汇编语言与
VerilogHDL
中的联系与区别事实上，数据越界截断问题，在计算机体系的任何层次，
XV_
·
2020-02-23 21:32
汇编语言
Verilog
HDL
+:符号的用法
在
verilogHDL
中定义寄存器的一般写法是：A[B:C]，其中B和C是常数。但是在有些情况下需要B和C是变量，例如A[X:Y]，X和Y都是变量，使用这种写法，编译会报错。
mudu86
·
2020-02-18 05:20
【Verilog语言】Verilog语法基础
Verilog全称叫做
VerilogHDL
(HardwareDescriptionLanguage)，是一种硬件描述语言。
习惯研究所所长
·
2020-02-17 09:27
verilog HDL 进击之路
Verilog进击之路-夯实基础第一节之结构化设计随着数字电路设计的复杂化和专业化，传统的电路设计逐渐没落，
VerilogHDL
逐渐走入历史舞台。好多人并不是不会Verilog，而是缺乏细致的了解。
执剑行者
·
2020-01-04 10:00
Verilog循环语句
在
VerilogHDL
中存在着四种类型的循环语句，用来控制执行语句的执行次数。其语法和用途与C语言很类似forever连续执行过程语句。repeat连续执行一条语句n次。
暗夜望月
·
2020-01-02 16:28
你知道Verilog HDL程序是如何构成的吗
本节通过硬件描述语言
VerilogHDL
对二十进制编码器的描述，介绍
VerilogHDL
程序的基本结构及特点。
电子技术爱好者
·
2019-12-30 20:00
你知道Verilog HDL程序是如何构成的吗
本节通过硬件描述语言
VerilogHDL
对二十进制编码器的描述，介绍
VerilogHDL
程序的基本结构及特点。
电子技术爱好者
·
2019-12-30 20:00
上一页
9
10
11
12
13
14
15
16
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他