ViVado

TQ15EG开发板教程：在VIVADO2023.1 以及VITIS环境下 检测DDR4

打开VIVADO2023.1创建一个新的工程，设置工程名称和地址选择RTL工程，勾选不添加文件搜索15eg，选择xqzu15eg-ffrb1156-2-i完成创建工程添加设计模块设置模块名称在模块中添加
mcupro·2024-02-03 17:33

Vivado编译介绍

Vivado编译介绍合成是将寄存器传输级别（RTL）指定的设计转换为门级表示。AMDVivado™合成是定时驱动的，并针对内存进行优化使用和性能。
cckkppll·2024-02-03 03:25

vivado 在CSV文件中使用I/O端口列表

有关每个属性的详细信息，请参阅VivadoDesignSuite属性参考指南（UG912）。•I/O组：指定引脚所在的I/O组。该工具为所有人填写此字段设备中的引脚。值为数字或空白。这在输入CSV
cckkppll·2024-02-03 03:24

vivado 使用SSN分析

使用SSN分析VivadoIDE提供与I/O相关的开关噪声水平的分析不同的设备。SSN分析提供了对中断的估计，同时切换输出可能导致I/O组中的其他输出端口导通。
cckkppll·2024-02-02 20:40

vivado 与系统设计师接口

与系统设计师接口作为迭代I/O和时钟规划过程的一部分，您可以交换有关AMD设备通过导出CSV文件和IBIS模型，与PCB或系统设计者进行引脚连接。根据PCB或设计规范的变化，您可能需要将引脚重新导入为如定义和配置I/O端口中所述。完成I/O和时钟中的步骤后规划流程，您可以返回引脚以及用于信号完整性分析的设备模型，使用CSV文件和IBIS模型。导出I/O引脚和包数据您可以出于以下目的导出I/O引脚和
cckkppll·2024-02-02 20:40

vivado 验证I/O和时钟规划

AMDVivado™工具允许您运行DRC来检查违规行为，以及执行SSN分析以估计切换噪声水平。对I/O执行最终验证和时钟分配，您必须实现设计并生成比特流。
cckkppll·2024-02-02 20:39

vivado 配置内存IP

配置内存IPUltraScale体系结构内存IP支持DDR3和DDR4SDRAM的配置，QDRIIPLUSSRAM和RLDRAM3型接口。截至2015.3，内存IP已被拆分基于内存接口标准和工具流，将其划分为不同的IP。“自定义IP”对话框框包含基本和高级配置选项，其中包括调试。现在记忆I/O分配过程与设计的其余部分合并，IP配置过程与其他AMDIP一致。有关IP配置和管理的更多信息过程，请参阅《
cckkppll·2024-02-02 20:09

vivado里的LUT、LUTRAM、FF、BRAM、DSP、IO、BUFG、MMCM资源介绍

vivado里的LUT、LUTRAM、FF、BRAM、DSP、IO、BUFG、MMCM资源介绍提示：以下是本篇文章正文内容，写文章实属不易，希望能帮助到各位，转载请附上链接。
迎风打盹儿·2024-02-01 19:52

ZYQN(三):PS的中断说明

说明：开发软件：vivado和sdk开发平台：黑金ZYNQ的7010翻开UG585中断部分，Zynq中断大致可分为三个部分，中断详细分为SGI（SoftwareGeneratedInterrupts）软件中断
小黄鸭-·2024-02-01 18:42

vivado 时钟规划

时钟规划在时钟规划中，您可以确定如何使用AMD设备上的各种时钟资源在设备上分配时钟。AMD设备被细分为的列和行时钟区域。时钟区域包含CLB、DSP片、块RAM、互连和相关计时资源。时钟区域的大小和内容因设备类型而异。例如，在AMDUltraScale™器件，时钟区域跨越60个CLB、24个DSP片和12个块RAM在其中心具有水平时钟脊（HCS）。在7个串联设备中，时钟区域跨越50CLB和1个I/O
cckkppll·2024-02-01 09:23

【ZYNQ开发系列】基于vitis(vivado2019以上版本)的程序固化~如何把程序烧录到QSPI？

前言废话背景开发环境实现流程解压项目到工程目录subst（可选）Vivado部分升级项目升级IP核(重要)使能QSPI生成比特流导出硬件vitis部分新建PlatformProject新建应用工程(重要
sys_rst_n·2024-02-01 08:12

15EG使用vivado2021.1实现LWIP的网络传输

创建工程模板在hello_world中已经介绍过了，这里直接从配置完zynqip核开始，由于使用vivado的版本不同，配置ZYNQ时需要用到的tcl文件我会放在工程文件夹下的file文件夹中配置好IP
mcupro·2024-01-31 21:49

15EG使用vivado2023.1建立hello world工程

1:打开软件建立工程2:使用vivado创建设计模块并生成bit文件3:导出硬件平台，使用vitis建立工程4:使用vitis创建应用程序项目5:硬件设置与调试1:打开软件建立工程打开VIVADO2023.1
mcupro·2024-01-31 21:48

xilinx 真双口RAM的primitives /core output 区别

软件平台Vivado2016.4属性设置说明1在ipcatalog->blockmemorygenerator.这里仅介绍真双口RAM，真双口RAM支持A/B两个口可读可写。
zzyaoguai·2024-01-31 19:13

基于petalinux2020.1的环境搭建及从QSPI启动流程

基于petalinux2020.1的QSPI启动流程开发工具Vivado2020.1Petalinux2020.1Ubuntu18.04.4（64bit）虚拟机vmware-16.2.3开发板：XC7Z020
夕奕·2024-01-31 14:06

【VS Code+Verilog+Vivado使用】（2）基本设置

文章目录2基本设置2.1字体大小2.2Tab大小2.3选中高亮2.4文件编码2基本设置2.1字体大小方法1：VSCode左下角>管理>设置，搜索"fontsize"，点击左侧"字体"，根据需要设置"editor.fontSize"选项的值，改变字体大小，如下图蓝框部分所示：方法2：VSCode左下角>管理>设置，搜索"mousewheelzoom"，勾选"editor.mouseWheelZoom
xduryan·2024-01-31 02:09

【VS Code+Verilog+Vivado使用】（3）使用技巧

文章目录3使用技巧3.1文件比较3.2行操作3.2.1任意移动行3.2.2向下复制行3.3列编辑3.3.2Ctrl+点击鼠标左键3.3.3Ctrl+拖动鼠标左键3.3.4Ctrl+Shift+点击鼠标左键3.3.5Ctrl+Shift+拖动鼠标左键3.4多窗口显示3.5时间线3.6配置同步3使用技巧3.1文件比较VSCode可以比较两个文件的内容，并将有差异的部分标注出来。例如，比较文件A和B：方
xduryan·2024-01-31 02:09

【VS Code+Verilog+Vivado使用】（4）Vivado绑定VS Code

文章目录4Vivado绑定VSCode4Vivado绑定VSCodeVivado>Settings>ToolSettings>TextEditor>CurrentEditor，从下拉菜单中点击"CurrentEditor
xduryan·2024-01-31 02:38

【VS Code+Verilog+Vivado使用】（5）VS Code配置文件

文章目录5VSCode配置文件5VSCode配置文件现附上个人VSCode配置文件settings.json的内容：{//"verilog.linting.linter":"xvlog","verilog.ctags.path":"ctags",//"workbench.iconTheme":"vscode-icons","workbench.colorCustomizations":{"edit
xduryan·2024-01-31 02:38

aurora接口channel_up，gt_common问题记录

1.环境软件：vivado2016.4硬件：kc705开发板2.问题记录2.1vivadoroute时，报告gt_common错误2.1.1错误提示2.1.2工程框图起初想法是，aurora_0用GTXQ0
zzyaoguai·2024-01-30 07:54

FPGA光纤Aurora_8B_10B

本章基于Vivado开发工具中Aurora的IP核进行验证。本章包括了光纤眼图的验证、单个Aurora核下板验证、两个Aurora核下板验证。
小五头·2024-01-30 07:14

ZYNQ7020确定EMIO的引脚编号的方法

当我们在vivado中配置EMIO的时候，也并没有指定其编号，只是指定了需要的EMIO的数目。当在SD
隋边边·2024-01-29 22:17

Vivado中嵌入式逻辑分析仪ILA的使用（2）

在vivado中叫ILA（IntegratedLogicAnalyzer），之前在ISE中是叫ChipScope。
Pilgrim2017·2024-01-29 15:16

vivado 除法器ip核的使用

vivado除法器ip核的使用1IP例化2源文件3结果1IP例化2源文件top`timescale1ns/1ps//**AlgorithmType：选择不同的算法模式，其中Radix2为常用的模式，LutMult
ML__LM·2024-01-29 13:08

Xilinx Vivado定制IP核调用和除法器IP核的latency和resource分析

加入定制的乘法IP核，必须在sources右键，用AddDirectories加入才完整加入文件夹后如下图：测试代码与主程序模块连接端口初学者容易出现错误输入端口：从模块内部来讲，输入端口必须为线网数据类型，从模块外部来看，输入端口可以连接到线网或者reg数据类型的变量。输出端口：从模块内部来讲，输出端口可以是线网或者reg数据类型，从模块外部来看，输出必须连接到线网类型的变量，而不能连接到reg
人工智能和FPGA AI技术·2024-01-29 13:07

Xilinx FPGA BRAM使用方法

BRAM使用方法在利用fpga进行数据处理的过程中，对高速数据采集或者传输的过程中，需要对数据尽心缓存，缓存一般有两种不同的方法，一种是FIFO，一种是RAM，FIFO在vivado中提供IP核，FIFO
一支绝命钩·2024-01-29 13:36

【FPGA教程案例11】基于vivado核的除法器设计与实现

FPGA教程目录MATLAB教程目录---------------------------------------------------------------------------------------目录1.软件版本2.本算法理论知识和IP核配置方法
fpga和matlab·2024-01-29 13:32

xilinx FPGA 除法器ip核（divider）的使用（VHDL&Vivado）

一、创建除法ip核vivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2
坚持每天写程序·2024-01-29 13:58

南京观海微电子---如何减少时序报告中的逻辑延迟

1.引言在FPGA逻辑电路设计中，FPGA设计能达到的最高性能往往由以下因素决定：▪工作时钟偏移和时钟不确定性；▪逻辑延迟：在一个时钟周期内信号经过的逻辑量；▪网络或路径延迟：Vivado布局布线后引入的延迟量
9亿少女的噩梦·2024-01-29 08:24

Modelsim SE 10.5安装教程

ModelSim是一种功能强大的硬件描述语言(HDL，HardwareDescriptionLanguage)仿真和验证工具，可以单独仿真，也可以联合Quartus/Vivado等软件联合仿真，仿真速度快
GBXLUO·2024-01-29 05:08

vivado 放置I/O端口

放置I/O端口I/O规划视图布局提供了几种将I/O端口分配给封装引脚的方法。你可以在“I/O端口”窗口中选择单个I/O端口、I/O端口组或接口，然后分配将它们封装到封装窗口中的封装引脚或设备窗口中的I/O焊盘。在“程序包”窗口中，您可以：•将端口拖放到封装引脚。•查看端口位置和限制条件。•将光标移动到引脚上，以在顶部和左侧显示I/O引脚坐标窗•将光标悬停在接点上以显示显示接点信息的工具提示。•通过
cckkppll·2024-01-29 02:30

vivado 将I/O规划项目迁移到RTL、UltraScale的I/O规划体系结构内存IP、UltraScale体系结构内存IP I/O规划设计流程变更、综合I/O规划

将I/O规划项目迁移到RTL项目定义I/O端口并将其放置到封装引脚上后，可以迁移I/O规划项目到RTL项目。端口定义用于为按照规定，使用Verilog或VHDL进行RTL设计。差分对缓冲器添加到顶部模块和总线定义也包括在RTL中。项目属性更改为反映RTL项目类型。重要！迁移后，RTL项目无法转换回I/O规划项目。要转换项目，请执行以下操作：1.选择文件 → 迁移到RTL。注意：或者，也可以从流导航
cckkppll·2024-01-29 02:30

xilinx基础篇Ⅱ（2）vivado2017.4软件使用

本节为基础使用流程。1.打开软件，选择新建工程2.确认创建新工程3.选择创建工程名及路径4.选择创建工程类型，一般选择RTL5.选择FPGA芯片型号6.以下为工程概况，其中框中为选择的芯片型号，点击finish7.添加Xilinx官方IP核（此处强调为官方IP，是因为IP也可以用户自定义内容后封装成IP，后期会讲）8.选择需要的IP,如下为IBERT的IP核9.IP核的设置界面（此处以IBERT为
Roy-e·2024-01-29 02:00

vivado 2018.3 烧写固化FPGA verilog代码以及出现的问题解决

vivado一般是与SDK同时使用的，像zynq系列，通过SDK烧写固化代码很方便，但是有的时候比如本人目前使用的是XC7K325TFPGA进行的开发，不会用到SDK软件，所以烧写固化代码想通过vivado
cckkppll·2024-01-29 02:29

vivado 配置I/O端口

配置I/O端口AMD设备支持可配置的SelectIO™接口驱动程序和接收器，支持各种标准接口。这些标准接口包括输出的可编程控制强度和转换速率，使用DCI的片上终端，以及内部VREF的生成。你可以配置一个或多个I/O端口以定义I/O标准、驱动器强度、转换类型、拉动类型，以及在任期内。这对于配置从CSV或XDC文件导入的端口非常有用适当的特性。配置这些端口以支持所需的标准系统级设计。例如，您可以在一个
cckkppll·2024-01-28 13:13

ZYNQ AC7020C的“点LED”实验

一、创建Vivado工程1、启动Vivado2、在Vivado开发环境里点击“CreateNewProject”，创建一个新的工程3、弹出一个建立新工程的向导，点击“Next”4、在弹出的对话框中输入工程名和工程存放的目录
十六追梦记·2024-01-28 13:11

vivado 定义和配置I/O端口、

定义和配置I/O端口您可以使用VivadoIDE导入、创建和配置I/O端口，如中所述以下部分。
cckkppll·2024-01-27 15:02

xilinx FIFO使用总结

下面对xilinx的FIFOIP在vivado下的配置过程，以及主要信号的时序关系总结如下。其中，FIFO为同步FIFO，位宽为16bit，深度为128。
wuzhirui志锐·2024-01-27 03:58

Vivado2021.2综合失败但无错误信息

平台：vivado2021.2在新安装的vivado环境下学习zyqn时新建BD工程出现综合失败。Vivado2021.2进行综合时，综合失败，不显示错误信息。在messages下无错误信息。
爱漂流的易子·2024-01-27 03:27

问题记录：关于vivado报错解决

start_guiopen_projectE:/githome/xxxx.xprERROR:[Project1-510]Parsinggeneratedrundatafailed在某些时候打开工程出现如下错误，运行源文件损坏。解决办法：重新打开工程。
爱漂流的易子·2024-01-27 03:27

问题记录：关于xilinx不同模式的fifo计数器

平台：Vivado2018.3.芯片：xcku115-flva1517-2-i(active)最近在学习的过程中总结了关于xilinx的不同fifo的计数器。关于不同fifo的计数器表现的特征不一致。
爱漂流的易子·2024-01-27 03:26

【IC设计】Vivado单口RAM的使用和时序分析

文章目录创建单口RAMIPIPCatalog中选择单口RAMIPBasicPortAOptionsOtherOptions仿真找到IP例化原语编写Testbench波形分析创建单口RAMIPIPCatalog中选择单口RAMIPBasicPortAOptionsOtherOptions仿真找到IP例化原语IPSources-InstantiationTemplate-veo文件中找到IP例化原语编
农民真快落·2024-01-26 09:51

vivado 抓取信号：mark debug 和 ILA

目录前言一、通过添加markdebug1、进行综合2、抓取信号3、保存4、查看信号二、通过ILAIP核1.在Vivado的IP栏里添加ILA2.在需要用到的模块里例化ILA三、对比总结前言在对FPGA编程时
有点傻的小可爱·2024-01-26 03:49

Zynq学习笔记：02 HDL和Vivado框图

视频：CombiningmyownHDLwiththeVivadoblockdiagram!
圆喵喵Won·2024-01-26 00:12

Zynq学习笔记：00 Vivado block diagram

2.创建PS部分：（无需关注PS部分，在vivado中直接添加即可，我们关注的是关于PL部分的设计）3.添加IP：resetsla
圆喵喵Won·2024-01-26 00:41

Vivado官网下载

https://www.xilinx.com/support/download.html（需要注册一个AMD账号，之后即可免费下载）下载成功后开始安装：默认配置即可，50多G
圆喵喵Won·2024-01-26 00:11

vivado安装教程

本人也是从小白开始，一点一点自学vivado1.安装过程刚开始我是去官网上下载的2021最新版的，下载过程极其漫长，下了6个多小时35+G，结果安装的时候还出了问题卸载重新下之后，又在下载过程中出现了由于网络问题导致的下载不成功后来实在没办法了
本小爷世界第一花式帅·2024-01-25 08:33

fpga外置flash程序烧录流程

Fpga外置FLASH程序烧录流程：step1：打开vivado2019.2软件，找到hardwaremanager选项，进入该功能界面；Step2：确定连接状态，当JTAG正确连接到板卡的调试插针后，
笨笨的猪头三·2024-01-25 07:56

vivado I/O和时钟规划设计流程步骤

I/O和时钟规划设计流程步骤下图显示了左侧的项目设计流程步骤。水平箭头表示项目设计流程中可以执行I/O和时钟规划的点。中的步骤I/O和时钟规划设计流程如右图所示。项目设计流程从一个空的I/O规划项目、RTL设计项目或合成后网表项目。使用这些项目类型中的任何一种，都可以执行以下操作I/O和时钟规划设计流程中的步骤：1.选择设备和兼容部件选择零件时，根据最终的资源估计确定设备大小设计根据PCB要求选择
cckkppll·2024-01-25 07:23

vivado: 设置里配置改了之后，总是在下次重启时重置的解决

3.改好了文件夹名字之后，你要先去vivado里面把你要改的设置改了，比如先把notepad++和vivado关联上，然后再把这个viv
叫我Mr. Zhang·2024-01-24 11:18
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他