Vivado

基于FPGA的图像RGB转CIE-Lab实现,包含testbench和MATLAB辅助验证程序

颜色空间4.2CIE-Lab颜色空间4.3RGB转CIE-Lab算法原理5.算法完整程序工程1.算法运行效果图预览将FPGA的结果导入到matlab，并和matlab的仿真结果进行对比：2.算法运行软件版本vivado2019.2matlab2022a3
简简单单做算法·2023-12-16 18:22

FPGA UltraScale GTY 全网最细讲解，aurora 8b/10b编解码，HDMI视频传输，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTY全网最细解读UltraScaleGTY基本结构UltraScaleGTY参考时钟的选择和分配UltraScaleGTY发送和接收处理流程UltraScaleGTY发送接口UltraScaleGTY接收接口UltraScaleGTYI
9527华安·2023-12-15 23:10

vivado约束方法4

时序约束向导定时约束向导确定合成或上缺少的定时约束实现的设计。它分析了网表、时钟网络连接和现有的定时限制，以便根据《超快设计方法指南》提供建议用于FPGA和SoC（UG949）。以下11涵盖了三类约束页面，然后是摘要。包括以下步骤：•时钟○主时钟○生成的时钟○转发的时钟○外部反馈延迟•输入和输出端口○输入延迟○输出延迟○组合延迟•时钟域交叉○物理上唯一的时钟组○无交互的逻辑排他性时钟组○具有交互功
cckkppll·2023-12-15 12:03

特权FPGA学习笔记

C/C++/systemC-----vivadoHLS------------->RTL门电路，省去了HDL语言的中间转换，可以看作是C向C#的演进，基于zynq面向以前使用C的开发人员，但是个人觉得，
chinxue2008·2023-12-15 11:25

MATLAB 2018一本通 学习笔记一

vivado暂时可以收一下，而且今天看场景和问题的解决程度，这两天看的还是有效果，需要接下来弄一下matlab。
chinxue2008·2023-12-15 11:43

实验二 龙芯平台组合逻辑电路实验HEBUT

实验项目名称实验二龙芯平台组合逻辑电路实验实验成绩实验者D.D.D.专业班级实验日期2023年5月19日一、实验目的1.熟悉龙芯实验平台；2.熟悉Vivado软件使用及fpga编程过程；3.熟悉数码管原理
FellAveal·2023-12-15 05:18

Cordic IP核使用说明以及避坑记录

CordicIP核使用说明以及避坑记录参考文章：(140条消息)VivadocordicIP核rotate和translate使用详解(附有代码)_cordicip核rotate_迎风打盹儿的博客-CSDN
La fille, Lynn!·2023-12-15 02:28

【XILINX】记录ISE/Vivado使用过程中遇到的一些warning及解决方案

前言XILINX/AMD是大家常用的FPGA，但是在使用其开发工具ISE/Vivado时免不了会遇到很多warning，(大家是不是发现程序越大warning越多？)
神仙约架·2023-12-14 22:44

HLS(一)Vivado高层次综合概述

硬件设计基本概念2.1时钟频率2.2延迟2.3吞吐率2.4存储布局3.高层次综合3.1概述3.2运算3.3条件语句3.3循环3.5函数3.6动态内存申请3.7指针4.以计算为中心的算法5.以控制为中心的算法6.VivadoHLS
优秀的守夜人·2023-12-14 14:21

vivado时序方法检查6

TIMING-19：ODDR上的生成时钟波形反相生成时钟的波形与传入时钟的波形相比呈反相。描述前向时钟端口上的生成时钟应定义为与传入时钟相关。DRC警告报告称，通过对比传入源时钟发现，前向时钟端口上的生成时钟具有无效的波形（例如，波形反向）。这可能导致硬件故障，因为与前向时钟关联的端口的时序分析与器件上所发生的操作不匹配。解决方案修改create_generated_clock约束以定义与传入时钟
cckkppll·2023-12-14 13:31

Vivado下载问题

本博文列举了博主在下载Vivado20.3版本时遇到的两个主要问题，分别是官网下载安装程序报错和安装程序下载过程中的报错。
Authony.·2023-12-06 18:22

FPGA-EEPROM读写记录

文章目录1.概要2.AT24C64技术分析2.1引脚分析2.2首尾操作分析2.3寻址分析2.4写操作分析2.5读操作分析3.模块仿真3.1模块分析3.2仿真分析小结1.概要本文基于Vivado2020平台
Authony.·2023-12-06 18:22

【【FPGA 之 MicroBlaze XADC 实验】】

FPGA之MicroBlazeXADC实验VivadoIP核提供了XADC软核，XADC包含两个模数转换器（ADC），一个模拟多路复用器，片上温度和片上电压传感器等。
ZxsLoves·2023-12-06 12:12

VIVADO-FFT IP核学习记录

根据用户手册使用IP核①找到userguide/productguide并打开②找到CustomizingandGeneratingtheCore(不同手册可能题目不一样)，查看IP核的创建过程中各个参数的意义和设置方法。③找到portdescription，查看接口注释根据网络教程使用IP核查找别人用IP核的经验、教程，快速上手。一、FFTIP核GUI界面左边框信息是根据右边框选项确定的引脚和性
little ur baby·2023-12-06 10:49

FIR IP 学习记录

工具：matlabfilterdesigner工具箱vivadoFIRIP核实现：1.matlab设计与测试先用matlab设计目标滤波器，得到滤波器的抽头系数。
little ur baby·2023-12-06 10:42

【FPGA】Vivado开发流程（基于2018.3版本）

基本流程：①设计定义②设计输入③分析综合④功能仿真⑤布局布线⑥分析性能1.启动软件双击Vivado图标即可启动Vivado软件。
龙王山的眺望者·2023-12-06 09:34

xilinx系列FPGA基于VIVADO的pin delay列表生成说明

目录1概述2示例平台3操作说明4注意事项xilinx系列FPGA基于VIVADO的pindelay列表生成说明1概述本文用于讲诉xilinx系列FPGA基于VIVADO的pindelay列表生成说明，以及一些注意事项
风中月隐·2023-12-06 08:44

Vivado对应Matlab版本,vivado安装System Generator不支持新版Matlab怎么办？

按照Xilinx的作风，Vivado只支持最近两年3个版本的Matlab，当前最新版vivado2018.3只支持2017a,2017b,2018a，连matlab2018b都不支持SystemGenerator
大福mk~~~·2023-12-06 02:09

linux vivado windows,vivado2017.2 license 下载

vivado2017.2是一款Xilinx开发的功能强大的产品加工分析软件，在专业化的产品加工方面，提高产品上市的时间决定于加工的流程设计以及优化的设计方案，定制一套专业的加工流程是每一个厂家以及设计师都需要面对的问题
如果有片海·2023-12-06 02:08

Vivado 综合属性实用命令

引言本文记录一些用于Vivado综合约束的实用命令，欢迎补充~本文会适当结合一些特定设计进行解释，并结合相关工程进行具体的综合实现分析，不只是理论知识还有实际操作。
在路上-正出发·2023-12-06 02:38

Vivado详细使用教程 | LED闪烁示例

下载比特流整体流程打开软甲------>新建工程------->设计输入------->分析与综合------->约束输入------->设计实现-------->生成和下载比特流第一步：新建工程1、这里使用的是Vivado2020.2
Time木0101·2023-12-06 02:38

VIVADO仿真功能系列

Vivado设计套件支持如下仿真工具：V
杏儿黄·2023-12-06 02:07

Vivado18.3配置MATLAB R2019b

一开始按着原博主所写的看控制面板MATLAB版本号3.1链接如下(2条消息)vivado安装SystemGenerator不支持新版Matlab怎么办？
Painter_a·2023-12-06 02:07

基于Git和Tcl脚本的Vivado工程管理

参考文章：VersioncontrolforVivadoprojects,2014——JeffJohnson  用Git做Vivado的版本控制，早在2014年就已经有人做了相关的工作。
小裘HUST·2023-12-06 02:37

使用Git进行Vivado版本控制

常见的版本控制就是git了，因此使用git来管理vivado工程，能够给工作提升一定效率(大概)。
black_pigeon·2023-12-06 02:37

如何对vivado的项目进行版本管理？

参考下面两个项目https://github.com/jhallen/vivado_setuphttp://lucasbrasilino.com/posts/Vivado-project-for-version-control-how-to-package-an-ip-from-sources
leonzheng·2023-12-06 02:07

【Vivado那些事儿】Vivado环境一览

前言在我看来，用好一个工具的前提，就需要对工具有比较清晰的认识，不然对工具都不熟悉，遇到一些关乎工具上的问题时，会根本无从下手，也会在一定程度上影响项目的开发，所以很多时候，在进行一些项目的时候，团队里使用的开发工具的版本都会进行一定的统一，而不能一味的追求新版本，就是为了减少工具引起问题，从而提高项目进展速度。（PS：个人使用就看你自己的心情了）工程直接使用的ExampleProject里的BF
Smart_Devil·2023-12-06 02:05

Vivado版本号管理

Vivado支持通过脚本的方式自动生成版本号，即每次重新开始综合的时候，会将vivado.verision.vh文件中记录的时间和日期进行覆盖。
i7977·2023-12-06 02:35

Vivado版本控制

Vivado版本控制如果您有幸进入FPGA领域，那么会遇到版本控制问题，本文讲解的是如何用git进行Vivado进行版本控制。
神州永泰·2023-12-06 02:34

Vivado时序异常

下表给出了Vivado支持的时序异常命令及功能：命令功能set_multicycle_path设置路径上从起点到终点传递数据需要的时钟周期数set_false_path指示设计中的某条逻辑路径不进行时序分析
yundanfengqing_nuc·2023-12-05 21:26

赛灵思 Xilinx Vivado 时序收敛技巧之总体脉冲宽度时序裕量违例 (TPWS) 第 1 部分

欢迎阅读Vivado时序收敛技巧系列博客。在本系列中，我们将介绍可归类为脉冲宽度违例(PulseWidthViolation)的多种类型的时序违例。本文将主要介绍“最大偏差违例”相关内容。
芯语芯愿·2023-12-05 21:56

Vivado时序收敛技术（一） Baseline基础理论

本文整理自Xilinx公开课：Vivado时序收敛技术。有些知识在公开课中讲的并不是很细，因此我又对齐进行了整理，分为了几篇文章。
yundanfengqing_nuc·2023-12-05 21:56

Vivado时序约束（转载）

Vivado时序约束本文主要介绍如何在Vivado设计套件中进行时序约束，原文出自Xilinx中文社区。
wangyanchao151·2023-12-05 21:55

vivado时序约束

前提在做时序约束之前，先保证逻辑代码合理性代码风格：使用同步复位，高电平复位；模块边界上使用寄存器非组合逻辑；logiclevel要少；适当使用DSP和RAM实现方式；DSP48和RAM不支持异步复位MMCM输出多个频率，把最高频率放在out0，VCO最高，uncertainty最小减少工程中ILAVIO使用，包括深度和位宽更改实现策略关注复位和时钟，形成时钟网络，尽量少时钟及复位每一步执行后都会
weixin_39670050·2023-12-05 21:25

Vivado时序分析

文章目录时序分析的基本方法策略延时计算方法时序路径分析方法触发器到触发器setuphold输入端到触发器setuphold触发器到输出端setuphold输入到输出端stephold分析模式单一分析最坏最好分析OCV例子1：vivado
WitransFer·2023-12-05 21:24

时序分析及约束实操（VIVADO IDE）——保持时间检查

前言上篇：时序分析及约束实操（VIVADOIDE）——建立时间检查https://blog.csdn.net/qq_43045275/article/details/124076201?
在路上-正出发·2023-12-05 21:24

Vivado时序分析概念setup time, hold time

Vivado时序分析概念setuptime,holdtimereferenceWhatisSetupandholdtimeinanFPGA?
dengyindai1024·2023-12-05 21:54

VIVADO时序约束之时序例外(set_multicycle_path)

默认情况下，VivadoIDE时序分析执行单周期分析。这种分析可能过于限制，并且可能不适用于某些逻辑路径。最常见的例子是逻辑路径，它需要一个以上的时钟周期才能使数据在端点稳定。
Abel……·2023-12-05 21:53

vivado时序方法检查1

描述VivadoDesignSuite会根据CMB设置和传入主时钟的特性，在CMB输出上自动衍生时钟。
cckkppll·2023-12-05 21:23

vivado时序方法检查2

TIMING-4：时钟树上的基准时钟重新定义无效时钟树上的时钟重新定义无效。基准时钟是在时钟下游定义的，并覆盖其插入延迟和/或波形定义。描述基准时钟必须在时钟树的源时钟上定义。例如，源时钟可能是设计的输入端口。如果在覆盖传入时钟定义的下游定义基准时钟，时序分析准确性可能降低，因为它会忽略位于重新定义的基准时钟源点之前的插入延迟，从而导致无法正确执行偏差计算。之所以不建议这样做，是因为这可能导致时序
cckkppll·2023-12-05 21:22

Xilinx下载器platform cable usb DLC10在ISE和vivado驱动安装方法

赛灵下载器思驱动安装方法XILINXUSB下载器驱动的安装Xilinx下载器驱动常见安装方法使用下载器如下图：安装xilinx软件后，正常插上就会自动安装驱动。如果把下载器连上电脑后，在设备管理中显示为其它设备->未知设备，或者是Programmingcables->XilinxPlatformCableUSBIIFirmwareLoader，如下图所示，这都表明下载器驱动没有正确安装。即使显示正
rui22·2023-12-05 09:46

数字 08 vivado的时序约束UI界面操作

实例利用vivado的UI时序约束向导进行约束打开工程，在implementation之后，点击如下选项在什么都没有做的时候，时序约束UI界面里面是这样的里面有一个主时钟clk156p,一个inputjitter
影子才是本体·2023-12-05 04:16

vivado实现分析与收敛技巧7-布局规划

关于布局规划布局规划有助于设计满足时序要求。当设计难以始终如一满足时序要求或者从未满足时序要求时，AMD建议您执行布局规划。如果您与设计团队协作并且协作过程中一致性至关重要，那么布局规划同样可以发挥作用。布局规划可通过减少平均布线延迟来改进建立时间裕量（TNS和WNS）。在实现期间，时序引擎致力于解决最差情况建立时间违例和所有保持时间违例。布局规划只能改进建立时间裕量。当网表采用层级结构时，手动布
cckkppll·2023-12-04 23:42

vivado实现分析与收敛技巧8-布局规划技巧

布局规划技巧对于从未满足时序的设计以及不适合更改网表或约束的设计，可考虑采用门级布局规划。分层布局规划分层布局规划支持您将一个或多个层级布局在片上某个区域内。此区域可向布局器提供全局层面的指导信息，并由布局器执行详细布局。分层布局规划相比于门级布局规划具有如下优势：•分层布局规划的创建速度比门级布局规划更快。良好的布局规划可改善时序。布局规划不受设计变更影响。•层级可充当所有门电路的容器。一般即使
cckkppll·2023-12-04 23:42

vivado实现分析与收敛技巧9-分析使用率统计数据

实现问题的常见原因之一是未考量显式和隐式物理约束。例如，管脚分配(pinout)在逻辑布局上变为显式物理约束。slice（分片）逻辑在大部分器件中都是一致的。但如下专用资源表示的是隐式物理约束，因为这些资源仅在某些位置可用，并且会影响逻辑布局：•I/O•千兆位收发器•DSPslice•块RAM•时钟管理块，如MMCM•时钟缓冲器，如BUFG在为设计的其余部分设计接口时，大量耗用这些专用资源的块可能
cckkppll·2023-12-04 23:42

vivado分析-在 Versal 器件中执行 NoC 服务质量分析

AMDVivado™中的服务质量(QoS)用于将片上网络(NoC)编译器生成的当前NoC解决方案估算所得QoS与AXINoCIP和/或AXI4‑StreamNoCIP中指定的QoS要求进行对比。
cckkppll·2023-12-04 23:41

练习十二：利用SRAM设计一个FIFO

SRAM设计一个FIFO1，任务目的2，设计要求3，FIFO接口的设计思路4，FIFO接口的测试，top.v5，FIFO接口的参考设计，fifo_interface.v6，SRAM模型，sram.v代码7，vivado
向兴·2023-12-04 20:31

zynq7000 PL读写DDR3----实验笔记

环境：vivado2018.3芯片：xc7z100ffg900-2本实验参考资料主要来源：https://www.eefocus.com/antaur/blog/17-08/423773_0818c.html
swang_shan·2023-12-04 19:50

ZYNQ-7000 Vivado 自定义IP封装

软件版本：vivado2018.01操作系统：centos6.0本文章中主要介绍在vivado中如何使用系统工具封装我们自己的IP，此例实现了将sha256_pad这个模块挂在AXI-STREAM总线上
gdboyi·2023-12-04 19:19

FPGA学习笔记【封装自定义IP核】

封装带AXI接口的自定义IP核为了更方便地使用外部接口驱动或进行系统级的设计时，可以考虑将RTL设计打包制作成自定义的IP核，Vivado会自动生成相关的IP核接口；或者为了在ZYNQ中使用AXI总线将硬核与
内 鬼·2023-12-04 19:19
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他