Xilinx原语

Java程序员必备：最广泛使用的java库！

GoogleGuava-用于收集，缓存，原语支持等的Google核心库（示例）2
阿志RUAN·2023-12-25 12:49

FPGA扫盲文

【嵌牛正文】1984年，Xilinx公司的创始人之一，密西根大学毕业生，RossFreeman第一次提出了可编程逻辑器件（PLD）的概念，让
Sundae_ae0b·2023-12-25 10:58

手把手教你移植蜂鸟E203 hbridv2【集创芯来RISC-V杯】

所用开发板：正点原子达芬奇FPGA开发板芯片型号：XilinxArt
雪天鱼·2023-12-25 01:52

【zookeeper特点】

Zookeeper的设计目标是将那些复杂且容易出错的分布式一致性服务封装起来，构成一个高效可靠的原语集，并以一系列简单易用的接口提供给用户使用。官方：https://zookee
向前再向前·2023-12-24 06:33

使用MATLAB对VIVADO工程进行simulink仿真

最近发现MATLAB和XILINX官方有合作的simulink，可以很方便地对VIVADO工程进行仿真，就把自己做的一个小工程拿来练习了一下。我用的是MA
pp_0604·2023-12-24 04:24

【0基础学会Verilog】004. 学会使用Vivado自带仿真器

编写好实现指定功能的Verilog模块后，需要对其进行仿真来验证模块的正确性，这需要用到EDA开发工具的仿真器，我们选择Xilinx公司的Vivado自带的仿真工具进行仿真。
richfu72·2023-12-23 23:21

FPGA——XILINX原语（1）

FPGA——XILINX原语（1）1.时钟组件（1）BUFG（2）BUFH（3）BUFR（4）BUFIO（5）使用场景2.IO端口组件（1）IDDR（2）ODDR（3）IDELAY1.时钟组件时钟结构（
云影点灯大师·2023-12-23 12:10

Windows平台下 USRP E310 基础环境配置

horizon08Github：https://billyas.github.io本文为Billyme原创作品，仅发表于以上平台，不允许转载硬件介绍USRPE310是NI公司开发的便携独立SDR平台具体参数如下XilinxZynq7020S
horizon08·2023-12-23 09:52

【Java里的CAS机制】什么是CAS，CAS机制

今天我们来了解一下CAS机制CAS（Compare-And-Swap）,它是一条CPU并发原语，用于判断内存中某个位置的值是否为预期值，如果是则更改为新的值，这个过程是原子的。
不下水的鸭·2023-12-22 23:12

iEng英语训练系统与其他英语学习方式有什么不同？

app内容碎片化口语，这些碎片化的口语对话无法还原语言的复杂性。语言是一个复杂系统。而我们的系统到最后是10万字的小说，足以还原生活的复杂场景。app没有智能算法，大家学习的材料都是统一的。
育儿点心·2023-12-22 13:51

深入理解 Golang 中 Channel 的用法：从简单到复杂

在Golang中，Channel是一种强大的并发原语，用于在不同的goroutine之间进行通信和同步。
Bony-·2023-12-22 10:31

【FPGA 器件比较】Altera -- Xilinx

比较以下市场前二名的产品线及定位应用场景XilinxAltera高性能VersalAgilexF/I性能Virtex/Kintex/Artix/ZynqUltraScale+AgilexF/I/Stratix10
hcoolabc·2023-12-22 10:43

操作系统（5-7分）

内容概述进程管理进程的状态前驱图同步和互斥PV操作（难点）PV操作由P操作原语和V操作原语组成（原语是不可中断的过程），对信号量进行操作，具体定义如下：P（S）：①将信号量S的值减1，即S=S-1；②如果
努力发光的程序员·2023-12-22 04:25

2-3进程同步（信号量）

信号量的基本应用实现多个进程互斥（注意点）（1）互斥信号量mutex初值为1；（2）每个进程中将临界区代码置于P(mutex)和V(mutex)原语之间（3）必须成对使用P和V原语（在同一进程中），不能次序错误
Liquor_4a19·2023-12-22 02:08

laravel redis 命令 - 4.List（列表）

BLPOPBLPOP是列表的阻塞式(blocking)弹出原语。它是LPOP命令的阻塞版本，当给定列表内没有任何元素可供弹出的时候，连接将被BLPOP命令阻塞，直到等待超时或发现可弹出元素为止。
柒色彩虹·2023-12-21 22:11

FPGA 实现 LeNet-5 卷积神经网络 数字识别，提供工程源码和技术支持

Zynq7020的设计说明PL端FPGA逻辑设计PS端SDK软件设计免责声明2、相关方案推荐卷积神经网络解决方案FPGA图像处理方案3、详细设计方案PL端：ov7725摄像头及图像采集PL端：图像预处理PL端：Xilinx
9527华安·2023-12-20 17:35

Zookeeper-快速开始

设计目标：将那些复杂且容易出错的分布式一致性服务封装起来，构成一个高效可靠的原语集，并以一系列简单易用的接口提供给用户使用。
有梦想的年轻人6174·2023-12-20 09:04

智能计算系统课程-01环境配置

环境配置课程简介软件平台及工具链安装IDE工具：vitis安装嵌入式平台安装&交叉编译器部署下载解压到指定位置安装交叉编译工具配置板级支持包总结及环境检查课程简介本课程是本人在bjtu学习的课程之一，课程目标是在xilinx
虎虎大人·2023-12-20 03:51

new与make

Go语言中的内建函数new和make是两个用于内存分配的原语（allocationprimitives）。对于初学者，这两者的区别也挺容易让人迷糊的。
Venture_Mark·2023-12-19 22:55

CTFHUB——字符型注入

但是因为第一次做字符型注入的题目所以用了错误的注入方式原因（自己理解的）：在字符型注入中传的值是用‘’单引号括起来的，其中的数据如果不为数值类型就会出错，为了让后注入的语句正常回显，就需要在1之后添加‘单引号使其与前面的单引号发生闭合，不影响我们的注入语句原语句
陈艺秋·2023-12-19 21:07

Redis之数据结构

Redis支持五中数据类型：String（字符串）Hash（哈希）List（列表）Set（集合）zset(sortedset：有序集合)Redis定义了丰富的原语命令，可以直接与Redis服务器交互。
冰河winner·2023-12-19 18:28

超低延时4K级可定制化专业视觉计算平台

GenICamV2.4.0标准，支持用户自定义XML描述文件>内置工业机器视觉行业标准的U3visonIP>基于FPGA,支持Bayer、YCbCr、RGB等格式,满足高帧率/高分辨率图像采集需求基于XilinxZynqUltraScale
深圳信迈科技DSP+ARM+FPGA·2023-12-19 10:23

Xilinx 7系列FPGA时钟篇(2)_时钟区域简介

作者：XiaoQingCaiGeGe原文链接上一篇介绍了7系列FPGA的整体时钟架构，FPGA是由很多个时钟区域组成，时钟区域之间可以通过ClockBackbone和CMTBackbone来统一工作。本篇咱们就说一下时钟区域的内部结构，如图1所示的虚线框内即为一个时钟区域：时钟区域结构图Tips1.BUFG即为全局时钟缓冲器，从图上看到，其输出时钟通过ClockBackbone可以到达任意一个时钟
苏十一0421·2023-12-18 22:55

【Xilinx】开发环境（七）- vitis开发环境-开发工程构建

此系列博客，仅对Xilinx平台PS端（ARM部分）开发做介绍，不对PL(FPGA)做过多介绍。
有意思科技·2023-12-18 02:17

【Xilinx】开发环境（六）- vitis开发环境介绍和安装

此系列博客，仅对Xilinx平台PS端（ARM部分）开发做介绍，不对PL(FPGA)做过多介绍。
有意思科技·2023-12-18 02:16

Golang同步原语Mutex源码分析

在sync包下提供了最基本的同步原语，如互斥锁Mutex。除Once和WaitGroup类型外，大部分是由低级库提供的，更高级别的同步最好是通过channel通讯来实现。
cfanbo·2023-12-18 00:34

xilinx原语介绍及仿真——ODELAYE2

  7系列IO模块相关的结构如图1所示，前文对IOB、IDELAYE2、ILOGIC、OLOGIC进行了讲解，还剩下ISERDESE2、OSERDESE2、ODELAYE2原语，本文对ODELAYE2进行讲解
电路_fpga·2023-12-18 00:51

xilinx原语详解及仿真——OSERDESE2

1、概括OSERDESE2  OSERDESE2（OutputParallel-to-SerialLogicResources是7系列FPGA器件中的专用并串转换器，具有特定的时钟和逻辑资源。图1是OSERDESE2的框图，每个OSERDESE2模块都包含一个用于数据和三态控制的专用串行器。数据和三态串行器输出都可以配置为SDR（在时钟的单沿传输数据）和DDR（在时钟的双沿传输数据）模式。数据序列
电路_fpga·2023-12-18 00:51

xilinx原语介绍及仿真——IDDR

  IDDR的主要功能就是将输入的双沿信号转换为单沿信号输出给FPGA内部逻辑进行使用，IDDR位于通1中的ILOGICE部分，在讲解IDDR使用前，需要了解ILOGICE的结构及功能。图17系列IO模块(左侧HPbank，右侧HRbank)1、ILOGICE  ILOGICE位于IOB旁边，ILOGICE块包含同步元件，用于在数据通过IOB进入FPGA时捕获数据。7系列芯片中ILOGICE可能是
电路_fpga·2023-12-18 00:21

xilinx原语详解及仿真——ODDR

  ODDR位于OLOGIC中，可以把单沿传输的数据转换为双沿传输的数据，在讲解ODDR功能之前，需要先了解OLOGIC的结构及功能。1、OLOGIC  OLOGIC块位于IOB的内侧，FPGA内部信号想要输出到管脚，都必须经过OLOGIC。OLOGIC资源的类型为OLOGICE2（HPI/OBank）和OLOGICE3（HRI/OBank），两者在功能和结构上是相同的，所以本文称为OLOGIC。
电路_fpga·2023-12-18 00:21

基于FPGA的HDMI编码模块设计——OSERDESE2

Xilinx还存在一个原语，可以直接将并行的单沿数据转换为串行的双沿采样数据，与ODDR复用相同的硬件资源OLOGIC，就是OSERDESE2原语。  前文
电路_fpga·2023-12-18 00:21

基于FPGA的HDMI编码模块设计（包含工程源文件）

  前文已经通过FPGA实现了TMDS视频编码的算法，也对单沿数据采样转双沿数据采样的ODDR原语做了详细讲解和仿真验证，本文将这些模块结合，设计出HDMI编码模块，在HDMI接口的显示器上显示一张图片
电路_fpga·2023-12-18 00:19

考试随记：网络与通信（二）

服务定义描述各层提供的服务，层与层之间的抽象接口和交互作用的服务原语。协议规范定义应该发送何种控制信息以及
Yuule·2023-12-17 20:50

计算机操作系统3

1.虚拟机VM两类虚拟机的对比：2.进程进程的特征：进程状态的转换（五大状态）3.进程控制原语的作用4.线程线程的属性实现方式5.调度算法的评价指标
程序猿贺不烦·2023-12-17 20:17

XILINX IDE开发错误类型总结(持续更新...)

1.首次在ubuntu18.04.4运行HLS报错，错误类型：stidio等头文件找不到原因：没有安装gcc等代码库解决方法：安装即可库即可sudoapt-getinstallgccsudoapt-getinstallgcc-multilib2.vivado关键警告/错误错误描述：[BD41-1356]Slavesegmentisnotmappedinto.PleaseuseAddressEdit
robot.zhoy·2023-12-17 07:26

Android 框架层AIDL 添加接口

因此，为进行通信，进程需将其对象分解成可供操作系统理解的原语，并将其编组为可供您操作的对象。编写执行该编组操作的代码较为繁琐，因此Android会使用AIDL为您处理此
jamsShadow·2023-12-17 07:35

PV操作原语

PV操作是基于信号量模式实现进程互斥,同步的机制;在OS,CPU，高级语言层面的锁，消费者生产者模式均有使用其设计思想;比如java里就提供有Semaphore(这里牵涉到AQS,CAS是另一个话题),简单知识整理一下；P操作，V操作，S信号量;P操作，线程对S执行+1操作;如果S>=0则继续执行，否则线程阻塞;V操作，线程对S执行-1操作，如果S0意味着资源可用);A,B之间就同一个资源互斥；/
旺财不哭·2023-12-17 03:16

【FPGA/verilog -入门学习9】verilog基于查找表的8位格雷码转换

简单说，就是一个预先存储好结果的数据表通过访问这张预先存储好结果的数据表，可以快速的获取不同输入的输出结果查找表可以免去运算的过程，尤其对于复杂的运算更是可以大大减少运算开销和运行时间2，怎么使用1，Xilinx
王者时代·2023-12-16 23:25

linux--fork()详解

fork()参考链接：链接进程控制原语包括：进程的建立、进程的撤销、进程的等待和进程的唤醒。
Artisan_w·2023-12-16 21:19

뵈요VS봬요,一个原语民会输给初级学习者的问题

无论哪个语言，原语民最初的学习方式、最大量的接触都是听。뵈和봬在现代韩国语中，绝大部分人都发成[붸]。[ㅚ]和[ㅙ
越越韩语老师·2023-12-16 16:51

【 TES720D】基于国内某厂商的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、SP
北京青翼科技·2023-12-16 16:33

verilog高级语法-原语-ibuf-obuf-LUT

概述：原语直接操作FPGA的资源，对FPGA的结构更加清晰，使用原语之前需要对FPGA的资源进行了解，本节为初识原语学习内容1.输入缓冲原语IBUF2.输出缓冲原语OBUF3.查找表原语LUT1.IBUF
q511951451·2023-12-16 15:20

verilog语法进阶-分布式ram原语

概述官方提供的原语RAM16X1S_1#(.INIT(16'h0000)//InitialcontentsofRAM)RAM16X1S_1_inst(.O(O),//RAMoutput.A0(A0),/
q511951451·2023-12-16 13:46

verilog进阶语法-触发器原语

概述:xilinx设计的触发器提供了多种配置方式，方便设计最简触发器，同步复位触发器，异步复位触发器，同步时钟使能触发器，异步时钟使能触发器。输出又分为同步复位和置位，异步清零和预置位。
q511951451·2023-12-16 13:45

verilog语法进阶，时钟原语

moduleprimitive1(inputclk,inputa,outputregy);always@(posedgeclk)y<=a;endmoduleverilog原语代码moduleprimitive1
q511951451·2023-12-16 13:45

verilog语法进阶-移位寄存器原语-单输入单输出

概述verilogc代码moduleprimitive1(inputclk,//systemclock50Mhzonboardinputrst_n,//systemrst,lowactiveinputa,outputy1,//outputsignaloutputy//outputsignal);SRLC16_1#(.INIT(16'h0000)//InitialValueofShiftRegist
q511951451·2023-12-16 13:40

Orange Comet利用Sui Kiosk进行游戏道具和知识产权保护

利用Sui的Kiosk原语不仅让OrangeComet向AMC保证其资产安全，而且为即将推出的《行尸走肉大陆》游戏打开了无限的可能性。
Sui_Network·2023-12-16 01:47

基于FPGA的视频接口之高速IO

简介相对于其他视频接口来说，高速IO接口（以Xilinx公司为例，spartan6系列的GTP、Artix7系列的GTP，KENTEX7系列的GTX和GTH等）具有简化设计、充分利用FPGA资源、降低设计成本等功能
Eidolon_li·2023-12-16 00:59

python多进程编程

信号量是一种同步原语，用于控制同时访问共享资源的进程或线程数量。它可以帮助避免竞争条件和死锁等问题。在multiprocessing模块中，Semaphore类是通过计数器实现的。
不负长风·2023-12-15 19:23

04进程原语-学习笔记

Process进程原语进程原语，linux操作系统提供的用于进程开发的一系列函数接口process_apifork叉子共有三代fork第一代，完全拷贝第二代，只完成子进程创建和PCB拷贝第三代，读时共享
Eula-L·2023-12-15 15:45
上一页 5 6 7 8 9 10 11 12 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他