Xilinx文档翻译

【xilinx】Versal启动文件简述 pdi bif

Versal启动文件简述FPGA开发圈2022-12-2216:09400浏览0评论0点赞作者：MacMahonStephen，AMD赛灵思开发者Versal™是由多个高度耦合的可配置块组成的自适应计算加速平台(ACAP)。这些块包括NoC、AIE、PL和CIPS（CIPS本身包含不同的域：LPD和FPD）等，启动这些块时，需使用Vivado中的配置集进行配置。本篇博文是Versal“从零开始”调
黄埔数据分析·2023-09-23 19:33

[BD 41-1629] ＜/zynq_ultra_ps_e_0/SAXIGP3/HP1_QSPI＞ is excluded from all addressable master spaces.

[BD41-1629]isexcludedfromalladdressablemasterspaces.xilinxThisisnotanerror;it’sjusta(critical)warning.You
黄埔数据分析·2023-09-23 19:02

xilinx sdaccel 关于opencl介绍

sdaccel已经合并入vitisopenclOpenCLApplicationStructure----xilinxonyoutubeOpenCLMemoryArchitecturem
黄埔数据分析·2023-09-23 19:31

xilinx 用户自定义ip 多语言封装

https://support.xilinx.com/s/question/0D52E00006hppSSSAY/vivado%E8%87%AA%E5%AE%9A%E4%B9%89ip%E4%B8%ADfilegroup
黄埔数据分析·2023-09-23 19:01

【译】kotlin 官方文档翻译-接口

Kotlin的接口很像java8。它们都可以包含抽象方法，以及方法的实现。和抽象类不同的是，接口不能保存状态。可以有属性但必须是抽象的，或者提供访问器的实现。接口用关键字interface来定义：interfaceMyInterface{funbar()funfoo(){//函数体是可选的}}实现接口一个类或对象可以实现一个或多个接口classChild:MyInterface{funbar(){
xiaoshun007～·2023-09-23 16:24

使用Xilinx IP核进行PCIE开发学习笔记（一）简介篇

https://zhuanlan.zhihu.com/p/32786076最近接触到一个项目，需要使用PCIE协议，项目要求完成一个pcie板卡，最终可以通过电脑进行通信，完成电脑发送的指令。这当中需要完成硬件部分，使用FPGA板实现，同时需要编写Windows下的驱动编写。初次接触到PCIE协议，网络上的相关教程不够清晰，让人看了之后不知所以然，不适合完全没有基础的人学习（就是我这样的人）。经过
非鱼知乐·2023-09-23 13:50

基于复旦微的FMQL45T900全国产化ARM开发开发套件（核心板+底板）

该核心板将复旦微的FMQL45T900（与XILINX的XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台
北京青翼科技·2023-09-23 05:22

基于复旦微的FMQL45T900全国产化ARM核心模块（100%国产化）

该核心板将复旦微的FMQL45T900（与XILINX的XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台
北京青翼科技·2023-09-23 05:50

laravel-excel 表格 文档翻译笔记

原文地址：https://blog.csdn.net/beyond__devil/article/details/781174711.安装1>composer安装"maatwebsite/excel":"~2.1.0"2>app/config/app.php，添加服务Maatwebsite\Excel\ExcelServiceProvider::class设置Facade：'Excel'=>Maa
weixin_34318272·2023-09-22 16:00

laravel-excel文档翻译笔记详细

laravel-excel文档翻译笔记转自这位前辈的总结文档1.安装1>composer安装"maatwebsite/excel":"~2.1.0"2>app/config/app.php，添加服务Maatwebsite
Guiver·2023-09-22 16:59

基于Kintex UltraScale系列FPGA KU060/KU115高性能PCIe数据预处理载板（5GByte/s带宽）

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载2组独立的72位DDR4SDRAM大容量缓存。
北京青翼科技·2023-09-21 16:41

【译】kotlin 官方文档翻译-编码规范

原文编码规范本页包含了当前kotlin语言的代码风格。命名风格如有疑惑，默认为Java编码约定，比如：--使用骆驼命名法(在命名中避免下划线)--类型名称首字母大写--方法和属性首字母小写--缩进用四个空格--public方法要写说明文档，这样它就可以出现在KotlinDoc中冒号在冒号区分类型和父类型中要有空格，在实例和类型之间是没有空格的：interfaceFoo:Bar{funfoo(a:I
xiaoshun007～·2023-09-21 08:25

【译】kotlin 官方文档翻译-习语

原文习语这里是一些在Kotlin中经常使用的习语。如果你有特别喜欢的习语想要贡献出来，赶快发起pullrequest吧。创建DTOs(POJOs/POCOs)数据类dataclassCustomer(valname:String,valemail:String)创建Customer类并带有如下方法：--为所有属性添加getters，如果为var类型同时添加setters--equals()--ha
xiaoshun007～·2023-09-21 08:24

博客摘录「 SRIO学习笔记之SRIO简介与Xilinx SRIO ip核例程详解」2023年9月1日

gt_clk=line_rate/20;gt_pcs_clk=line_rate/40;phy_clk=(gt_clk*link_width)/4;log_clk=phy_clk;cfg_clk=phy_clk;
m0_61265869·2023-09-21 07:09

SpringFramework学习-(1)SpringFramework官方文档翻译2

上一篇Spring学习-(1)SpringFramework官方文档翻译1对SpringFramework官方文档概述做了翻译，基本了解了一下SpringFramework是什么，本篇接着带着学习的心态对第二部分做简单的翻译
wondertang·2023-09-21 07:17

Xilinx SDK编译完成自动生成SREC文件（适用于ISE、Vivado、Vitis）

把elf转换成srec格式的常规方式，是打开ProgramFlashMemory界面，选择elf文件，点击ConvertELFtoSREC会在hardware目录下的cache文件夹下生成SREC文件。可以通过配置编译后执行命令，在每次编译完成自动生成SREC文件。会在elf文件同级目录下自动生成srec文件。mb-objcopy-Osrecyour_app.elfyour_app.srec这种方
whik1194·2023-09-21 00:56

vivado2019.1安装

Xilinx采用的是ISE和vivado；Altera采用的是quartusII。
静一下1·2023-09-20 10:19

FPGA原理与结构（0）——目录与传送门

二、可编程逻辑块CLB可配置逻辑块CLB（ConfigurableLogicBlock）是xilinx系类FPGA的基本逻辑单元（在各系列中CLB可能有所不同，以下我们主要讨论Xilinx7系类），是实现时序逻辑电路和组合逻辑电路的主要逻辑资源
apple_ttt·2023-09-20 09:43

Xilinx FPGA 程序固化重新上电程序不运行的问题

问题描述FPGA直接下载bit文件，功能正常。FPGA擦除FLASH，烧写FLASH，正常。电源断电，重新上电，FALSH里面的程序没有启动，FPGA程序没有跑起来。–FLASH启动不正常。解决办法在XDC约束文件里边增加约束：##Configurationoptions,canbeusedforalldesignsset_propertyBITSTREAM.CONFIG.CONFIGRATE50
LEEE@FPGA·2023-09-20 06:10

【每日知识】Web3 API 实践

首先，推荐一个讲述web3&solidity的博客：http://me.tryblockchain.org/index.html；我认为里面的文章写的还不错，官方文档翻译的也很到位。
大爬虫Shalom·2023-09-18 09:08

Altera&Xilinx公司FPGA简介

Intel/Altera公司Intel/Altera系列FPGA简介-知乎(zhihu.com)AlteraFPGA提供了多种可配置嵌入式SRAM、高速收发器、高速I/O、逻辑模块以及布线。其内置知识产权(IP)结合优秀的软件工具，缩短了FPGA开发时间，降低了功耗和成本。AlteraFPGA非常适合从大批量应用到目前最新产品的各类应用。每一系列FPGA都有不同的特性，例如，嵌入式存储器、数字信号
Nosery·2023-09-18 07:51

通过VIO扩充ILA数据采集种类——FPGA硬件开发板调试4

在需要调试时，往往需要获取系统内部的一些关键信号的数值，这时候就需要使用到Xilinx提供的集成逻辑分析仪（IntegratedLogicAnalyzer，简称ILA）。
LogicGuruX·2023-09-18 05:54

Xilinx AXI4 相关

正点原子相关视频SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】，SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义
rotk2015·2023-09-18 05:21

【知识】PLL的spread spectrum功能

我看Xilinx的PLL也有这样的功能，从来没有人讲，领导叫我测一下我们的PLL的这个功能2.理论我反正看不懂，毕竟信号与系统全忘记了，反正大致如图所示3.示波器频谱图和波形图PL
EPCCcc·2023-09-17 23:45

zynqmp之启动

目录相关环境搭建vivado工程搭建Vitis工程编译生成启动部分所需源码地址SD卡启动文件相关参考  五一在家，不能出门，调试了Xilinx的ZynqUltraScale+MPSoCs系列的芯片，黑金的
feitingfj·2023-09-17 12:57

矿板EBAZ4205之SD卡启动

目录环境准备工程uboot设备树启动仓库为了测试自制的XilinxJTAG，弄了个矿板，灰常的便宜，在某宝上弄的，只要30多，加邮费40多。
feitingfj·2023-09-17 12:57

在 linux 中加载启动 zynq PL 程序

环境vidado2017.4Linuxzynq4.14.0-xilinxzynq7020使用在早期的xilinx官方文章写道使用命令（https://xilinx-wiki.atlassian.net/
feitingfj·2023-09-17 12:57

zynq下usb gadget模拟网口、U盘、串口

平台主控芯片：XC7Z020内核版本：Linuxzynq4.14.0-xilinx配置所需配置模块在内核DeviceDrivers→USBsupport→USBGadgetSupport下，使用usbgadget
feitingfj·2023-09-17 12:56

自制Xilinx JTAG仿真器

目录工具原理图PCB烧录eeprom工程地址注  本草稿最后日期为2021-01-23，本次趁闲暇时间完善，本文主要说明的是自制XilinxJtag仿真器。  
feitingfj·2023-09-17 12:56

zynq的uboot模式下TFTP更新bit、内核等文件

本文使用软件uboot版本为u-boot-xlnx-xilinx-v2018.3，可在https://github.com/Xilinx/u-boot-xlnx/tree/xilinx-v2018.3下载官方版本硬件为米联客
feitingfj·2023-09-17 12:55

交叉编译轻量级Dropbear SSH

DropbearSSH使用版本静态编译zlib-1.2.11编译dropbear-2020.80编译使用使用版本dropbear-2020.80.tar.bz2zlib-1.2.11.tar.gz编译器为XilinxSDK2017.4
feitingfj·2023-09-17 12:55

Vivado2018.3安装教程

https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/
Archer-·2023-09-17 09:08

xilinx linux下中断驱动

一，ZYNQ中断底层分类详解1，ZYNQCPU软件中断（SGI，Softwaregeneratedinterrupts）：ZYNQ共有两个CPU，每个CPU具备各自的16个软件中断(中断号0-15)（16–26reserved）:被路由到一个或者两个CPU上，通过写ICDSGIR寄存器产生SGI.2，CPU私有外设中断（PPI，privateperipheralinterrupts）：私有中断是固
寒听雪落·2023-09-17 06:59

GoogleServices之GooglePlayService官方文档翻译

GoogleServices之GooglePlayService官方文档翻译在更广泛的设备上给你的应用程序更多的特性去吸引用户，使用GooglePlayService,你的应用程序能利用最新的优势，谷歌驱动特性比如地图
安卓研究站·2023-09-16 19:42

FPAG入门（零）FPGA结构，厂商，设计流程

目录1.PLD的发展历程2.半导体存储器的分类3.PLD的分类4.FPGA厂商5.FPGA的结构5.1AlteraCycloneIV为例5.2XilinxXC4000为例6.设计流程和工具6.1设计流程
吾日叁問·2023-09-16 17:35

Xilinx FPGA管脚约束语法规则（UCF和XDC文件）

文章目录1.ISE环境（UCF文件）2.Vivado环境（XDC文件）本文介绍ISE和Vivado管脚约束的语句使用，仅仅是管脚和电平状态指定，不包括时钟约束等其他语法。ISE使用UCF文件格式，Vivado使用XDC文件，Vivado中的MIG_DDR管脚也是使用的UCF文件。1.ISE环境（UCF文件）ISE开发环境可以使用图形化分配界面PlanAhead工具，本文介绍手动编写约束语句的方式。
whik1194·2023-09-16 08:50

FPGA----VCU128的DDR4无法使用问题（全网唯一）

2、解决办法，上xilinx社区搜一下就知道了AMDCustomerCommunityhttps://support.xilinx.com/s/article/69035?
发光的沙子·2023-09-16 08:18

一生一芯16——安装pandoc使jupyter notebook转pdf

目的希望导出jupyternotebook文档翻译从这里导出pdf，但显示我没有安装pandoc，故安装pandoc安装Pandoc下载对应安装包https://github.com/jgm/pandoc
铭....·2023-09-16 07:02

618-基于FMC+的XCVU3P高性能 PCIe 载板 设计原理图

基于FMC+的XCVU3P高性能PCIe载板一、板卡概述板卡主控芯片采用XilinxUltraScale+16nmVU3P芯片（XCVU3P-2FFVC1517I）。
hexiaoyan827·2023-09-15 22:45

设计资料原理图-383光纤加速计算-XCKU060的双路QSFP+光纤PCIe 卡 高速信号处理卡

基于kintexUltraScaleXCKU060的双路QSFP+光纤PCIe卡一、板卡概述本板卡系北京太速科技自主研发，基于XilinxUltraScaleKintex系列FPGAXCKU060-FFVA1156
hexiaoyan827·2023-09-15 22:45

2路 QSFP，40G 光纤的数据实时采集（5GByte/s 带宽）板卡设计原理图 -PCIE732

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。
北京青翼科技·2023-09-15 22:44

[PCIE703]FPGA实时处理器-XCKU060+ARM(华为海思视频处理器-HI3531DV200)高性能综合视频图像处理平台设计资料及原理图分享

板卡概述PCIE703是自主研制的一款基于PCIE总线架构的高性能综合视频图像处理平台，该平台采用Xilinx的高性能KintexUltraScale系列FPGA加上华为海思的高性能视频处理器来实现。
北京青翼科技·2023-09-15 22:44

高速信号处理板资料保存：383-基于kintex UltraScale XCKU060的双路QSFP+光纤PCIe 卡设计原理图

基于kintexUltraScaleXCKU060的双路QSFP+光纤PCIe卡一、板卡概述本板卡系我司自主研发，基于XilinxUltraScaleKintex系列FPGAXCKU060-FFVA1156
hexiaoyan827·2023-09-15 22:42

如何翻译Word文档？这几种方法很好用

但有时候遇见一些国外的客户，我们需要把文档翻译成英文来提交，这时候我们应该怎么办呢？今天给大家分享能够省事省心的翻译方法，有需要的小伙伴快来一起学习吧。
办公小技巧·2023-09-15 21:22

Xilinx FPGA 7系列 GTX/GTH Transceivers (2)--IBERT

IBERTGTXIBERT核心提供了基础广泛的物理介质附件（PMA）评估7系列FPGAGTX收发器的演示平台。可参数化以使用不同GTX收发器和时钟拓扑，IBERT核心也可以定制使用不同的线速率、参考时钟速率和逻辑宽度。数据模式生成器和每个所需的GTX收发器都包含了检查程序，给出了几个不同的伪随机二进制序列（PRBS）和要在信道上发送的时钟模式。此外，GTX收发器的配置和调谐可通过逻辑访问其与GTX
LEEE@FPGA·2023-09-15 14:21

Xilinx FPGA 7系列 GTX/GTH Transceivers (1)

初识XlilixGTX1概述Xilinx7系列FPGA全系所支持的GT，GT资源是Xilinx系列FPGA的重要卖点，也是做高速接口的基础，GT的意思是GigabyteTransceiver，G比特收发器
LEEE@FPGA·2023-09-15 14:46

Xilinx FPGA未使用管脚上下拉状态配置（ISE和Vivado环境）

文章目录ISE开发环境Vivado开发环境方式1：XDC文件约束方式2：生成选项配置ISE开发环境ISE开发环境，可在如下Bit流文件生成选项中配置。右键点击GenerateProgrammingFile，选择ProcessProperties，在弹出的窗口选择ConfigurationOptions->UnusedPin，选择PullDown、PullUp或者Float。可以看到，除了未使用管脚
whik1194·2023-09-15 06:17

pyspark中文api

内容基于官网pyspark-SparkSQL官方文档翻译及拓展官方文档：https://spark.apache.org/docs/latest/api/python/reference/pyspark.sql
一个散步者的梦·2023-09-15 02:01

python 多层for循环转递归/迭代

python多层for循环转递归/迭代文章目录python多层for循环转递归/迭代前言：如何优雅实现不确定层for循环：最优雅例程：itertools.product官方文档翻译：关于yield的教程
hehedadaq·2023-09-15 00:50

一句话查看编译链的路径包含信息

echo'main(){}'|aarch64-xilinx-linux-gcc-E-v-
XXYBMOOO·2023-09-15 00:08
上一页 11 12 13 14 15 16 17 18 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他