Xilinx文档翻译第18页

基于 Visual Studio 在 C++ 环境中使用 SQLite3

参考资料C++使用SQLite步骤及示例C++操作SQLITE获得查询结果集的几种方法总结Sqlite3C++使用方法W3CSchool文档菜鸟学院-SQLite安装菜鸟学院文档官网文档翻译：SQLiteC

雪轩辕·2023-08-24 11:21

XC7Z030-1FBG484I介绍

产品：XC7Z030-1FBG484I品牌:XILINX型号:XC2VP7-6FG456I电源电压:原厂标准电压频率:原厂标准频率用途:军工功率:原厂标准功率特色服务:XILINX，ALTERA优质供应商了解更多请点击

QUEQUE123·2023-08-23 02:47

加速计算卡学习资料第412篇：基于单XCVU9P+双DSP C6678的双FMC接口 100G光纤传输加速计算卡

基于单XCVU9P+双DSPC6678的双FMC接口100G光纤传输加速计算卡一、板卡概述板卡包括一片XilinxFPGAXCVU9P,两片TI多核DSPTMS320C6678及其控制管理芯片CFPGA

hexiaoyan827·2023-08-22 14:21

基于VU9P+C6678 的 4 路 FMC 接口基带信号处理板（支持 8 路 1G 瞬时带宽 AD+DA）

TES642是一款基于VirtexUltraScale+系列FPGA+C6678DSP的基带信号处理平台，该平台采用1片TI的KeyStone系列多核DSPTMS320C6678作为浮点算法处理单元，采用2片Xilinx

F_white·2023-08-22 14:18

Window10安装ISE14.7闪退

简介相信对于做FPGA的同行来说，逃不过Xilinx公司的芯片，而Xilinx公司的芯片又逃不过Spartan6系列，无论Xilinx怎么去强推7系列产品，Spartan6还是有大把的人在用（成本问题）

Eidolon_li·2023-08-21 21:35

log4j2配置文件的加载顺序

-test.xml，而不是log4j2.xml官方文档介绍：https://logging.apache.org/log4j/2.x/manual/configuration.html以下内容来自官方文档翻译

水岸齐天·2023-08-21 19:28

FPGA设计进阶1--XilineFPGA结构(UltraScale)

Reference:xilinxFPGA权威设计指南1.UltraScale结构特点UltraScale结构能从20nm平面的FET结构扩展到16nm鳍式的FET晶体管，甚至更高的技术，同时还能够从单芯片扩展到

被选召的孩子·2023-08-21 12:16

官方文档翻译 Solidity

Solidity示例程序投票以下合约非常复杂，但展示了很多Solidity的功能。它执行投票合约。当然，电子投票的主要问题是如何为正确的人员分配投票权，以及如何防止操纵。我们不会在这里解决所有问题，但至少我们会展示如何进行委派投票，以便计票自动且完全透明。这个想法是为每个选票创建一个合约，为每个选项提供一个简称。然后，担任主席的合同创建者将分别给予每个地址的投票权。然后，地址背后的人可以选择自己投

陈友辉·2023-08-21 10:50

FPGA原理与结构——可配置逻辑块CLB（Configurable Logic Block）

一、什么是CLB1、CLB简介可配置逻辑块CLB（ConfigurableLogicBlock）是xilinx系类FPGA的基本逻辑单元（在各系列中CLB可能有所不同，以下我们主要讨论Xilinx7系类

apple_ttt·2023-08-21 07:41

Xilinx AXI VIP使用教程

FPGA硅农·2023-08-20 18:33

Appium自动化测试遇到的chromedriver/chrome坑

根据官方文档翻译过来看，版本不匹配的话一般会报错：Anunknownserver-sideerroroccurredwhil

Lydia1991·2023-08-20 12:01

project management in git

摘录自xilinx社区，自用。

喝咖啡睡不着·2023-08-18 02:02

pdf转json_Python读取PDF文档并翻译

自制文档翻译小工具，告别xxx词典的收费翻译！

weixin_39992831·2023-08-17 13:11

XILINX Ultrascale+ FPGA学习——问题总结

FIFO无法读出数据FIFOIP核读出数据乱了，或者读不出数据1、检查读写时钟，读写时钟一定要是周期变化的信号。2、检查读写使能信号是否正确。3、检查复位信号RST，是否与写时钟信号同步，不同步需要拍2拍进行同步。如果时钟信号和使能信号都没有问题，那么问题一般出在RST信号上。生成BD文件的时候报错ERROR:[Common17-161]Invalidoptionvalue''specifiedf

棘。。背凉·2023-08-17 07:26

藏语翻译器：藏语翻译小助手

这是一款翻译功能齐全的翻译软件，主打藏语翻译功能，同时具备文字翻译、图片翻译、音频翻译、视频翻译、文档翻译等热门功能，支持将翻译结果导出为可编辑的文本文档，方便后续编辑整理。

职场小妙招·2023-08-17 05:40

[转载] Xilinx FPGA上电初始化，复位及寄存器初始值

XilinxFPGA上电初始化，复位及寄存器初始值FPGA内部寄存器的上电初值是什么?

ShareWow丶·2023-08-16 18:46

Python 代码格式化工具「Black」使用详解（摘录翻译自官方文档）

Black-进阶使用详解（官方文档翻译）写在前面译者为刚刚学习编程两年的学生，实际写代码经验和见识都十分匮乏，虽然已经尽我所能做准确、通顺的翻译，但难免有一些不足甚至错误之处，还请各位多包涵、多指正，感激

muzing_·2023-08-16 16:14

easy_javadoc加载方法

easy_javadoc是IntelliJIDEA的插件，能帮助java开发者自动生成javadoc文档注释1、接入有道、百度、金山等翻译，只要你方法名起的好，翻译就越准确2、可自定义映射，弥补自动翻译的不足3、支持文档翻译

叫我腾飞·2023-08-15 06:55

RN路由-React Navigation组件5.x-基本原理(中文文档)

该文档根据ReactNavigation文档翻译，有些内容会根据自己的理解进行说明，不会照搬直译，若发现理解有问题的地方，欢迎大家提点！

barnett_y·2023-08-15 03:17

k8s服务代理和发现

另外我还是觉得中文文档翻译之后不太好理解，所以最好我觉得还是看英文文档。k8s中的Service是一个抽象的概念，它定义了一组逻辑的Pod以及访问这些Pod的策略（有时

非典型_程序员·2023-08-13 23:01

Xilinx DDR3学习总结——1、MIG核设置

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档XilinxDDR3学习总结——1、MIG核设置前言开发板DDR信息MIG设置前言话说之前从来没有使用过DDR，工作中的项目都是流式处理的

十年老鸟·2023-08-13 22:22

npm官方npm-install文档翻译

我觉得所有程序员都在努力的学习阅读英语吧，毕竟英语阅读没问题，我们才能更好的阅读文档，为了给大家更快的学习效率，所以翻译了这一篇中英文对照的文章。如果你每次安装package包时候会想，what?各种命令--save-D之类的究竟是什么鬼？那么可以接着往下看了。npm-installInstallapackage安装一个包SYNOPSIS简介npminstall(withnoargs,inpack

王月_92f2·2023-08-13 11:59

Xilinx DDR3 —— MIG IP核的原理（APP接口）

DDR3SDRAM（Double-Data-RateThreeSynchronousDynamicRandomAccessMemory）是DDRSDRAM的第三代产品，DDRSDRAM的最大特点是双沿触发，即在时钟的上升沿和下降沿都能进行数据采集和发送，同样的工作时钟，DDRSDRAM的读写速度可以比传统的SDRAM快一倍。以下为MIGIP核结构框图。MIGIP核对外分出了两组接口。左侧是用户接口

XPii·2023-08-13 07:08

Xilinx DDR3学习总结——2、MIG exmaple直接上板

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档XilinxDDR3学习总结——2、MIGexmaple直接上板查看初始化状态前言修改内容上板前言上一篇，我们生成了一个example，example

十年老鸟·2023-08-13 07:36

E7—使用IBERT IP对QSFP+通信链路眼图测试2023-08-11

1.场景通常在使用光纤接GT收发器进行通信之前，要测试信号质量以确认硬件链路工作正常，xilinx提供了IBERT（IntegratedBitErrorRatioTester）进行高速串行通信接口的测试和调试

晓晓暮雨潇潇·2023-08-12 11:59

FPGA芯片介绍

3）FPGA芯片介绍3.1XilinxFPGA芯片介绍其产品包括如下几

宁静致远future·2023-08-11 14:32

[FPGA开发]解决正点原子Xilinx下载器无法下载、灯不亮的问题

问题描述使用正点原子的Xilinx下载器下载时，电脑无法识别下载器，Vivado无法识别开发版。问题解决1.检查XIlinx下载器的灯是否亮起。

Archer-·2023-08-11 11:05

如何将视频的语音变成文字播放出来？

1、网易见外网易见外是网易团队上线的一款转文本工具，上线了视频转写、字幕翻译、文档翻译、语音转写、图片翻译等多种功能。新建项目，文件上传，设置参数，提交云端自动转写，将转写成功的文本保存在本地即可。

橘子世界·2023-08-11 10:13

Zynq-7010/7020异构多核SoC工业核心板硬件说明书

测试板卡是一款基于XilinxZynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板，处理器集成PS端双核ARMCortex-A9+PL端Artix-7架构

Tronlong创龙·2023-08-10 10:28

基于Xilinx Zynq-7010/7020的双核ARM通信开发实例

本文基于XilinxZynq-7010/7020平台进行案例测试。图2echo_test案例案例功能案例功能：C

Tronlong创龙·2023-08-10 10:27

基于Xilinx Zynq-7020/7010实现的双系统解决方案，低延时、低功耗，OpenAMP，ARM+FPGA

为了满足日益复杂的系统要求，基于XilinxZynq-7020/7010实现的双系统解决方案。XilinxZynq-7020/7010是一款集成双核ARMCortex-A9+Arti

Tronlong创龙·2023-08-10 10:27

创龙科技Zynq-7010/20工业开发板（双核ARM Cortex-A9+A7）-性能及参数资料

评估板简介创龙科技TLZ7x-EasyEVM-S是一款基于XilinxZynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC评估板，处理器集成PS端双核ARMCortex-A9

Tronlong创龙·2023-08-10 10:57

创龙科技Zynq-7010/7020异构多核SoC工业级核心板-性能及参数资料

核心板简介创龙科技SOM-TLZ7x-S是一款基于XilinxZynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板，处理器集成PS端双核ARMCortex-A9

Tronlong创龙·2023-08-10 10:56

嵌入式硬件开发学习教程——基于Zynq-7010/7020 Xilinx Vivado HLS案例（流程说明）

前言本文主要介绍HLS案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxVivadoHLS2017.4、XilinxSDK2017.4。

Tronlong创龙·2023-08-10 10:56

Xilinx Kintex-7视频案例开发｜SDI视频输入和SDI视频输出案例

XilinxKintex-7视频案例开发｜SDI视频输入/输出案例本文基于创龙科技TLK7-EVM评估板进行SDI视频输入/输出案例演示。

Tronlong创龙·2023-08-10 10:25

翻译狗：文档翻译、文献翻译工具，随传随译，格式不乱

特色：收费、翻译精准、翻译后保持原文排版、样式不变地址：https://www.fanyigou.com/tslg/share/X3H865UK.htm（通过邀请链接注册，可以获得更多积分）有一次需要大量查阅文献资料，时间又很紧迫的时候搜索到的，各种文档一键上传，很快就翻译出来了。有一次传了100多兆的文档，也很顺利。有了这个后就基本放弃在线翻译了，要知道很多时候文献都是双联排版，而且有很多图片素

小砂ss·2023-08-09 19:22

多功能翻译工具——图片翻译器

这是一款多功能的翻译工具，简单几步即可完成图片翻译操作，支持多种语言的翻译，包括英语、法语、德语、西班牙语等，并支持文档翻译、pdf翻译、同声传译等形式的翻译功能。

职场小妙招·2023-08-09 19:50

图片翻译器：一站式图片翻译

传送门：https://www.xunjiepdf.com/tupianfanyiqi功能介绍翻译功能：图片翻译、文档翻译、PDF翻译、文字翻

职场小妙招·2023-08-09 19:49

20230808在WIN10下使用python3将TXT文件转换为DOCX

20230808在WIN10下使用python3将TXT文件转换为DOCX2023/8/819:30缘起，由于google的文档翻译不支持SRT/TXT格式的字幕，因此需要将SRT格式的字幕转为DOCX

南棱笑笑生·2023-08-09 13:15

如何在IP Integrator中使用HLS IP

本文是一个复杂的FFT数据块的设计，介绍如何设计HLSIP，并且在IPIntegrator中使用它来作一个设计——这里生成两个HLSblocks的IP，并且在一个FFT（XilinxIP）的设计中使用他们

钱小波·2023-08-09 05:10

xilinx常用buf

xilinx常用bufIBUFDSIBUFDS_GTE2OBUFDSBUFGBUFG_GTIOBUFIBUFDS_GTE3/4IBUFDS差分输入buf，若DIFF_TERM设为TRUE，内部设置100

火眼金睛实现统一美·2023-08-08 16:19

FPGA纯verilog代码实现H264视频压缩提供工程源码和技术支持

视频压缩理论4、H264视频压缩-性能表现5、H264视频压缩-设计方案6、Vivado工程详解7、Vivado功能仿真8、福利：工程代码的获取1、前言H264视频压缩与解码在FPGA图传领域应用广泛，Xilinx

9527华安·2023-08-08 14:14

FPGA纯verilog代码实现H265视频压缩支持4K30帧分辨率提供工程源码和技术支持

视频压缩--设计方案6、H265--视频压缩--时序7、Vivado工程详解8、移植上板应用9、Vivado功能仿真10、福利：工程代码的获取1、前言H265视频压缩与解码在FPGA图传领域应用广泛，Xilinx

9527华安·2023-08-08 14:14

FPGA纯verilog实现视频拼接，纯逻辑资源搭建，提供4套工程源码和技术支持

路视频拼接输出8.上板调试验证9.福利：工程源码获取1.本方案的实用价值FPGA实现视频拼接是FPGA在图像处理领域的基本应用，如果你的视频是AXIS流，且你的开发板是K7或者zynq之类的高端处理器，可以使用Xilinx

9527华安·2023-08-08 14:43

（文档翻译软件神器）

当遇到需要翻译的各种大小文档时，因无法实现整篇文档翻译，而选择来回复制粘贴到谷歌、百度翻译上操作，着实让工作和学习麻烦了很多。而今，进入21世纪，技术使文档的在线翻译变得轻而易举。

花掉银子·2023-08-08 05:34

FPGA优质开源项目 – PCIE通信

Xilinx提供了XDMA的开源驱动程序，可在Windows系统或者Linux系统下使用，因此采用XDMAIP进行PCIE通信是比较简单直接的。

cjx_csdn·2023-08-07 09:39

Xilinx FIFO IP核的例化和使用（含代码实例）

Xilinx为我们提供的FIFOIP核是一种先进先出（FIFO）内存队列，例化后，开发人员可自定义宽度、深度、状态标志、内存类型和写入/读取端口纵横比。

Doreen Zou·2023-08-06 22:20

【Xilinx IP调用】FIFO IP 核介绍及用 Verilog 进行读写实验

目录FIFO简介FIFO分类FIFO信号解释实验任务实验框图创建工程添加IP并配置设计文件写FIFO模块读FIFO模块顶层模块管脚时钟约束验证功能写FIFO部分读FIFO部分FIFO简介FIFO的英文全称是FirstInFirstOut，即先进先出。FPGA使用的FIFO一般指的是对数据的存储具有先进先出特性的一个缓存器，常被用于数据的缓存，或者高速异步数据的交互也即所谓的跨时钟域信号传递，比如D

Linest-5·2023-08-06 22:19

FPGA----ZCU106更换DDR4解决方案（全网唯一）

1、好久没写文章了，本次给大家带来的是Xilinx带有DDR开发板的更换DRR的方案。

发光的沙子·2023-08-06 13:44

Xilinx A7开发板LVDS IO无输出问题解决方法

使用A7-35TFGG484的FPGA开发板bank16上的IO作为差分LVDS的输入输出，搭建输入输出测试工程发现LVDS可以输入、无法输出。查阅UG471，找到如下信息：手册中已经针对A7的LVDS做了明确的应用说明：（1）HPbank上的lvdsio，使用LVDS电平标准，作为输出使用时，bank电压必须为1.8V；作为输入使用时，必须使用内部差分端接，可通过打开原语中的属性DIFF_TER

扣脑壳的FPGAer·2023-08-05 11:41

推荐频道

Xilinx文档翻译