Xilinx文档翻译

异构融合计算技术白皮书（2023年）研读1

1灵活性：GPU>FPGA>DSA>ASIC（1）GPU：CUDA编程模型（英伟达），（OpenCL编程模型Xilinxintel）这点叫平台支持（2）FPGA：基于FPGA的并行运算（csdn一个文章
danxutj·2023-11-06 16:10

AMD低时延电子交易加速卡调研

0概述最近看到AMD（xilinx）AlveoUL3524加速卡的介绍，它是2023年9月底刚推出的面向超低时延电子交易应用设计的新款金融科技（fintech）加速卡，看介绍是为自营交易所、做市商、对冲基金
danxutj·2023-11-06 16:04

一款简单而强大的文档翻译网站

一款文字/文件翻译的网站,支持多个领域的翻译，支持常见的语言翻译(韩/日/法/英/俄/德…),最大百分比的保持原文排版(及个别除外基本100%还原)。新用户注册就有100页的免费额度，每月系统还会随机赠送翻译额度，说实话这比好多的企业要好的多了,低至8毛钱一页,而且最贵也才19.9,翻译失败自动全额退款支持word/pdf/excel/ppt文件翻译，没有文档最高可达1000页链接地址:https
mzjmc123·2023-11-06 16:29

Zynq简介——FPGA学习笔记＜7＞

目录一.xilinxZynqUltraScale+MPSoC1.MPSoC简介2.FPGA简介3.MPSoCPL简介（1）可编程输入/输出单元（2）基本可编程逻辑单元（3）嵌入式块RAM（4）丰富的布线资源
switch_swq·2023-11-06 04:43

【FPGA】XILINX DDR3的MIG IP核的配置

XILINXDDR3的MIGIP核的配置1.MIG的IP核引脚说明app_addr:地址线app_cmd:指令线（读写指令）app_en:MIG使能信号app_rdy:MIG能接受指令的指示信号app_hi_pri
原地打转的瑞哥·2023-11-05 20:23

Xilinx DDR3 —— MIG IP核的配置（APP接口）

1.打开IPCatalog然后搜索mig，如下图所示：2.如下图所示，首先是确认工程的信息，主要是芯片信息和编译环境的信息，如果没什么问题，直接点击“Next”。3.如下图所示，选择“CreateDesign”，在“ComponentName”一栏设置该IP元件的名称，这里取默认软件的名称，再往下选择控制器数量，默认为“1”即可。当设为2时就代表驱动两个DDR。最后关于AXI4接口，因为本工程不去
XPii·2023-11-05 20:52

Xilinx的DDR4 IP

这几天在做xilinx的DDR4IP的faga实现，记录一下。
亮锅锅来啦·2023-11-05 20:22

Xilinx VIVADO 中 DDR3（AXI4）的使用（1）创建 IP 核

MIG(MemoryInterfaceGenerators)IP核是Xilinx公司针对DDR存储器开发的IP，里面集成存储器控制模块，实现DDR读写操作的控制流程。在默认情
chylinne·2023-11-05 20:22

使用VIVADO中的MIG控制DDR3（AXI接口）四——MIG配置及DDR3读写测试

因为DDR3的时序比较复杂，所以我们一般都会使用Xilinx官方提供的MIGIP核来控制DDR3，上一节简介了比较常用的Native接口的MIGIP核，而我么进这次实验是基于AXIIP核来对DDR3进行读写测试的
小靴子是社牛·2023-11-05 20:20

xilinx fpga ddr mig axi

硬件参考：https://zhuanlan.zhihu.com/p/97491454https://blog.csdn.net/qq_22222449/article/details/106492469https://zhuanlan.zhihu.com/p/26327347https://zhuanlan.zhihu.com/p/582524766包括野火、正点原子的资料一片内存是1Gbit12
xiaguangbo·2023-11-05 19:40

基于上海复旦微电子FMQL20S400的全国产化核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、SPI
测试专家·2023-11-05 13:30

python将复杂格式中文文本文件翻译为英文

一、注册百度翻译账号，获取id和key注册登录百度翻译账号，然后开通文档翻译服务，会在页面最下方看到自己的appid以及自己账号的密钥。二、翻译文本文件1.调
馘耳·2023-11-05 06:40

怎么把txt翻译成中文？这些简单的翻译方法分享给你

大家在办公的时候有没有需要进行txt文档翻译的时候？大家一般都是怎么进行翻译的呢？是将内容复制后到翻译软件上翻译吗？还是整篇文档进行翻译呢？
duhunst71·2023-11-05 06:59

加速计算卡设计方案：389-基于KU5P的双路100G光纤网络加速计算卡

基于KU5P的双路100G光纤网络加速计算卡一、板卡概述基于XilinxUltraScale+16nmKU5P芯片方案基础上研发的一款双口100GFPGA光纤以太网PCI-Expressv3.0x8智能加速计算卡
hexiaoyan827·2023-11-04 20:53

软件无线电处理平台解决方案：330-基于FMC接口的Kintex-7 XC7K325T PCIeX4 3U PXIe接口卡

基于FMC接口的Kintex-7XC7K325TPCIeX43UPXIe接口卡一、板卡概述本板卡基于Xilinx公司的FPGAXC7K325T-2FFG900芯片，pin_to_pin兼容FPGAXC7K410T
hexiaoyan827·2023-11-04 20:53

光纤加速卡设计方案：410-基于XCVU9P+ C6678的100G光纤的加速卡

基于XCVU9P+C6678的100G光纤的加速卡一、板卡概述二、技术指标•板卡为自定义结构，板卡大小332mmx260mm;•FPGA采用XilinxVirtexUltralSCALE+系列芯片XCVU9P
hexiaoyan827·2023-11-04 20:23

6U CPCI平台学习资料第116篇：基于5VLX110T FPGA FMC接口功能验证6U CPCI平台

基于5VLX110TFPGAFMC接口功能验证6UCPCI平台一、板卡概述本板卡是Xilinx公司芯片V5系列芯片设计信号处理板卡。
hexiaoyan827·2023-11-04 20:22

K7 XC7K325T板卡学习资料： KC705E 增强版 基于FMC接口的 Kintex-7 XC7K325T PCIeX8 接口卡136

KC705E增强版基于FMC接口的Kintex-7XC7K325TPCIeX8接口卡一、板卡概述本板卡基于Xilinx公司的FPGAXC7K325T-2FFG900芯片，pin_to_pin兼容FPGAXC7K410T
hexiaoyan827·2023-11-04 20:22

C6678信号处理板资料保存：基于Xilinx Virtex-6 XC6VLX240T 和TI DSP TMS320C6678的信号处理板204

基于XilinxVirtex-6XC6VLX240T和TIDSPTMS320C6678的信号处理板1、板卡概述板卡由我公司自主研发，基于VPX架构，主体芯片为两片TIDSPTMS320C6678,两片Virtex
hexiaoyan827·2023-11-04 20:22

202- K7 +C6678学习资料：基于TI DSP TMS320C6678、Xilinx K7 FPGA XC7K325T的高速数据处理核心板

基于TIDSPTMS320C6678、XilinxK7FPGAXC7K325T的高速数据处理核心板一、板卡概述该DSP+FPGA高速信号采集处理板由我公司自主研发，包含一片TIDSPTMS320C6678
hexiaoyan827·2023-11-04 20:51

基于C6657+ZYNQ7045的DSP+ARM+FPGA主控板设计方案

6657Z45-EVM评估板规格书1评估板简介2典型应用领域3软硬件参数4开发资料5电气特性6机械尺寸7技术服务8增值服务1评估板简介基于TIKeyStoneC66x多核定点/浮点DSPTMS320C665x+XilinxZYNQ7045FPGA
深圳信迈科技DSP+ARM+FPGA·2023-11-04 20:21

202-基于TI DSP TMS320C6678、Xilinx K7 FPGA XC7K325T的高速数据处理核心板

基于TIDSPTMS320C6678、XilinxK7FPGAXC7K325T的高速数据处理核心板一、板卡概述该DSP+FPGA高速信号采集处理板由我公司自主研发，包含一片TIDSPTMS320C6678
a7257825·2023-11-04 20:21

C6678板卡学习资料：202-基于TI DSP TMS320C6678、Xilinx K7 FPGA XC7K325T的高速数据处理核心板

一、板卡概述该DSP+FPGA高速信号采集处理板由我公司自主研发，包含一片TIDSPTMS320C6678和一片XilinxFPGAK7XC72K325T-1ffg900。
hexiaoyan827·2023-11-04 20:21

基于ZYNQ wifi方案实现与测试

信迈XM-ZYNQ7045-EVM是一款基于XilinxZYNQSOC的软件无线电处理平台，该平台采用一片Xilinx的高性能ZYNQ系列SOCXC7Z020来实现2路AD9361无线射频信号的收发，SDR
深圳信迈科技DSP+ARM+FPGA·2023-11-04 20:51

FMC子卡解决方案：FMC214-基于FMC兼容1.8V IO的Full Camera Link 输出子卡

适配xilinx不同型号开发板和公司内部各FMC载板。北京太速科技板卡适应用专业图像应用，模拟源输出等。二、技术参数板卡功能参
hexiaoyan827·2023-11-04 20:20

vivado如何评估_在Vivado下进行功耗估计和优化

Xilinx新一代开发工具Vivado针对功耗方面有一套完备的方法和策略，本文将介绍如何利用Vivado进行功耗分析和优化。
weixin_39785723·2023-11-04 12:57

vivado如何评估_基于FPGA的Vivado功耗估计和优化

Xilinx新一代开发工具Vivado针对功耗方面有一套完备的方法和策略，本文将介绍如何利用Vivado进行功耗分析和优化。功耗估计在Vivado下，从综合后的设计到布局布线后的设计，其间
weixin_39656513·2023-11-04 12:56

【vivado UG学习】UG906学习笔记：Xilinx官方时序分析教程，时序分析基础知识，Vivado时序分析方法，时序报告查看

目录5执行时序分析5.1时序分析的介绍5.1.1术语5.1.2时序路径5.2了解时序分析的基础知识5.2.1最小和最大延时分析5.2.2建立/恢复关系(Setup/RecoveryRelationship)5.2.3保持/移除关系(Hold/RemovalRelationship)5.2.4路径要求(PathRequirement)5.2.5时钟相位偏移(ClockPhaseShift)5.2.6
lu-ming.xyz·2023-11-04 12:21

【小技巧】如何利用vivado对系统进行功耗分析

SIMULINK系列教程》Simulink教程目录目录1.1功耗分析概述1.准备硬件平台和软件环境3.生成比特流文件4.进行功耗分析5.结果分析和优化1.2功耗分析具体操作1.1功耗分析概述Vivado是Xilinx
fpga和matlab·2023-11-04 12:48

nodejs的process.env 模块的environ(7) --文档翻译

暂时只翻译了一部分，sorry！NAME|SYNOPSIS（概要）|DESCRIPTION|NOTES（注意）|BUGS|SEEALSO（参见）|COLOPHON（版权页）ENVIRON(7)LinuxProgrammer'sManual（Linux程序员手册）ENVIRON(7)（环境）NAMEtopenviron-userenvironment（用户环境）SYNOPSIS（概要）topexte
tangchangcai.·2023-11-04 12:37

MinIO Server配置NGINX代理官网文档翻译

英文文档原文：ConfigureNGINXProxyforMinIOServer—MinIOObjectStorageforLinux原文开始：ThefollowingdocumentationprovidesabaselineforconfiguringNGINXtoproxyrequeststoMinIOinaLinuxenvironment.Itisnotintendedasacompreh
Anakki·2023-11-04 06:16

Minio多节点多驱动分布式部署官网文档翻译

原文链接：DeployMinIO:Multi-NodeMulti-Drive—MinIOObjectStorageforLinuxTheproceduresonthispagecoverdeployingMinIOinaMulti-NodeMulti-Drive(MNMD)or“Distributed”configuration.MNMDdeploymentsprovideenterprise-g
Anakki·2023-11-04 06:08

Xilinx vivado2020.1官网下载链接

VivadoDesignSuiteHLxEditions-AcceleratingHighLevelDesignThenewVivado®DesignSuiteHLxeditionssupplydesignteamswiththetoolsandmethodologyneededtoleverageC-baseddesignandoptimizedreuse,IPsub-systemreuse,i
RIGOU精电科技·2023-11-03 15:38

android services启动方式 官方文档翻译

services作为android应用的组件，主要充当长期在后台运行而不需要提供用户界面的角色，另一个android组件可以启动一个service，这个services将会继续在后台运行即使用户切换到另一个应用。此外，android组件可以绑定services以及和services交互，甚至执行进程间通信。例如,services可以在后台处理网络通信，播放音乐，或者和contentprovider
尼格拉斯的帽子戏法·2023-11-03 13:11

FPGA HLS 的机理

Xilinx最新的HLS是VitisHLS。在Vivado2020版本中替代原先的VivadoHLS,功能略有差异。HLS的机理简单地讲，HLS采样类似C语言来设计FPGA逻辑。
姚家湾·2023-11-03 05:57

ZYNQ7100+standalone+SD卡(fat32文件系统)

使用的板卡为CRZ01-ZYNQ7100，在此进行SD卡配置的总结参考：https://github.com/Xilinx/embeddedsw/tree/master/lib/sw_services/
鹏宝阿加西·2023-11-02 16:38

SpringBoot文档翻译系列——29.SQL数据源

原创作品，可以转载，但是请标注出处地址：http://www.cnblogs.com/V1haoge/p/7606255.html因为需要使用到这方面内容，所有对这一部分进行了翻译。29使用SQL数据源SpringBoot为SQL数据源提供了广泛支持，从直接使用JdbcTemplate的JDBC访问到完整的ORM（关系映射型）框架（例如Hibernate）。StringData提供了一份经典的功能
weixin_30275415·2023-11-02 06:15

Xilinx zynqmp VCU使用

MPSoCVCUTRD2019.1ZynqUltraScale＋MPSoCVCUTRD2019.1-VCUTRD:MultiStreamZynqUltraScale+MPSoCVCUTRD2019.1-RunandBuildFlowXilinxDRMKMSDisplayPort1.4TXSubsystemDriverXilinxDRMKMSHDMI-TxDrive
三遍猪·2023-11-02 05:34

Xilinx Kintex-7 FPGA视频案例|HDMI_capture_display案例

XilinxKintex-7FPGA视频案例|HDMI_capture_display案例本文主要介绍基于FPGA+MicroBlaze裸机的视频开发案例的使用说明，适用开发环境：Windows7/1064bit
Tronlong创龙·2023-11-02 05:03

【ug903】Xilinx XDC约束的序（Order）

“BecauseXDCconstraintsareappliedsequentially,andareprioritizedbasedonclearprecedencerules,youmustreviewtheorderofyourconstraintscarefully.”这句话告诉我们，XDC约束按顺序执行，且约束之间有优先级。那么，XDC约束的顺序由什么决定呢？XDC约束之间的优先级关系又
xduryan·2023-11-01 22:16

【TES720D】青翼科技基于复旦微的FMQL20S400全国产化ARM核心模

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、E
北京青翼科技·2023-11-01 07:41

OpenLayers地图基本概念（Map、View、Layer、Source四种基本类型）和背景介绍，OpenLayers官方文档翻译，OpenLayers官方中文教程，OpenLayers中文指南

前言本文翻译自OpenLayers7官方文档，用于阐述OpenLayers地图基本概念。Vue+OpenLayers中文教程推荐，不同于OpenLayers官方文档使用html+js原生原生教程，博主专栏包含大量vue整合案例和实际开发案例，非常适合地图开发小白快速入门。vue整合OpenLayers6入门教程：《Vue+OpenLayers入门教程汇总目录》vue整合OpenLayers6实战中
汤姆猫不是猫·2023-11-01 01:13

Xilinx ZynqMP相关

VivadoDesignSuite-HLx版本生产力成倍加速VivadoDesignSuiteHLx版本-加速高层次设计Vivado®DesignSuiteHLx现已提供部分可重配置功能，该功能随VivadoHLDesignEdition和HLSystemEdition免费提供。保修期内的客户可重新生成其许可证，获得该特性。部分重配置可以降价提供给VivadoWebPACK™版本。VivadoHL
hbcbgcx·2023-10-31 19:14

TI C6000 TMS320C6678 DSP+ Zynq-7045的PS + PL异构多核案例开发手册（4）

本文主要介绍ZYNQPS+PL异构多核案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxSDK2017.4。
Tronlong创龙·2023-10-31 19:43

基于TI C6678 DSP + Xilinx Kintex-7 FPGA评估板｜DSP RTOS案例开发——总目录

基于TIC6678DSP+XilinxKintex-7FPGA评估板｜DSPRTOS案例开发——总目录今天小编专门以创龙科技的TL6678F-EasyEVM评估板为例为大家详细讲解一款TIKeyStone
Tronlong创龙·2023-10-31 19:12

Python基础库-ctypes

目录用处文档翻译windows加载dlllinux加载so声明函数调用约定数据类型使用ctypes类型传递指针结构体结构体字段对齐和字节序数组类型强制转换回调函数dll导出的值例子用处ctypes主要还是用于调用
Qwertyuiop2016·2023-10-31 17:16

QT OpenGL （1）2D Painting Example

2DPaintingExample为方便查阅，此文是原网站文档翻译与整理，如有侵权，请与本人联系。
这个就很牛啊·2023-10-31 08:20

AMD Ryzen AI 暂仅支持 Windows，Linux 系统有望后续支持

近日消息，最新的AMDRyzen7040系列笔记本电脑配备了基于XilinxIP的专用AI引擎，名为“RyzenAI”，可以加速PyTorch和TensorFlow等机器学习框架的运行。
云计算运维工程师·2023-10-30 23:13

vivado中bit文件怎么没有生成_Vivado时序约束篇——时钟约束

此系列文章为在学校时的笔记总结，主要记录总结XilinxVivado工具中的时序约束。主时钟(primaryclock)主时钟应首先被定义，因为其他时序约束往往以主时钟为参照标准。
weixin_39631767·2023-10-30 23:05

XDC约束技巧——CDC篇

来自：http://xilinx.eetrend.com/article/7735上一篇《XDC约束技巧之时钟篇》介绍了XDC的优势以及基本语法，详细说明了如何根据时钟结构和设计要求来创建合适的时钟约束
Hyunnnnn·2023-10-30 23:28
上一页 7 8 9 10 11 12 13 14 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他