Xilinx文档翻译

TI C6000 TMS320C6678 DSP+ Zynq-7045的PS + PL异构多核案例开发手册（4）

本文主要介绍ZYNQPS+PL异构多核案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxSDK2017.4。
Tronlong创龙·2023-10-31 19:43

基于TI C6678 DSP + Xilinx Kintex-7 FPGA评估板｜DSP RTOS案例开发——总目录

基于TIC6678DSP+XilinxKintex-7FPGA评估板｜DSPRTOS案例开发——总目录今天小编专门以创龙科技的TL6678F-EasyEVM评估板为例为大家详细讲解一款TIKeyStone
Tronlong创龙·2023-10-31 19:12

Python基础库-ctypes

目录用处文档翻译windows加载dlllinux加载so声明函数调用约定数据类型使用ctypes类型传递指针结构体结构体字段对齐和字节序数组类型强制转换回调函数dll导出的值例子用处ctypes主要还是用于调用
Qwertyuiop2016·2023-10-31 17:16

QT OpenGL （1）2D Painting Example

2DPaintingExample为方便查阅，此文是原网站文档翻译与整理，如有侵权，请与本人联系。
这个就很牛啊·2023-10-31 08:20

AMD Ryzen AI 暂仅支持 Windows，Linux 系统有望后续支持

近日消息，最新的AMDRyzen7040系列笔记本电脑配备了基于XilinxIP的专用AI引擎，名为“RyzenAI”，可以加速PyTorch和TensorFlow等机器学习框架的运行。
云计算运维工程师·2023-10-30 23:13

vivado中bit文件怎么没有生成_Vivado时序约束篇——时钟约束

此系列文章为在学校时的笔记总结，主要记录总结XilinxVivado工具中的时序约束。主时钟(primaryclock)主时钟应首先被定义，因为其他时序约束往往以主时钟为参照标准。
weixin_39631767·2023-10-30 23:05

XDC约束技巧——CDC篇

来自：http://xilinx.eetrend.com/article/7735上一篇《XDC约束技巧之时钟篇》介绍了XDC的优势以及基本语法，详细说明了如何根据时钟结构和设计要求来创建合适的时钟约束
Hyunnnnn·2023-10-30 23:28

[FPGA]VHDL语言初学笔记和小Tips

前言：本人使用Xilinx的FPGA，使用的语言是VHDL。在这将自己学习查的，自己遇到的关于VHDL问题都总结在这，都是很基础的东西，会不时的更新。
GG_band·2023-10-30 15:37

【VPX630】青翼 基于KU115 FPGA+C6678 DSP的6U VPX通用超宽带实时信号处理平台

板卡概述VPX630是一款基于6UVPX总线架构的高速信号处理平台，该平台采用一片Xilinx的KintexUltraScale系列FPGA（XCKU115）作为主处理器，完成复杂的数据采集、回放以及实时信号处理算法
北京青翼科技·2023-10-30 13:08

55_ZYNQ7020开发板SDK_下使用Free RTOS

二、新建工程，OSPlatform选择freetos901_xilinx三、选择FreeRTOSHelloworld举例四、生成后如下五、查看main.c
一米八零的昊哥·2023-10-29 21:10

ZYNQ FreeRTOS系统使用和固化

1，新建工程，OSPlatform选择freertos901_xilinx2，本实验选择FreeRTOSLwipEchoServer示范3，下载界面设置，run
寒听雪落·2023-10-29 21:38

移植FreeRTOS到 Xilinx ZYNQ Microblaze IP核

1，运行环境vivado2019.2，win10,ZYNQ7000系列2，FreeRTOS官网源码下载https://www.freertos.org/,3，FreeRTOS是一个迷你的实时操作系统内核。作为一个轻量级的操作系统，功能包括：任务管理、时间管理、信号量、消息队列、内存管理、记录功能、软件定时器、协程等，可基本满足较小系统的需要。由于RTOS需占用一定的系统资源(尤其是RAM资源)，只
寒听雪落·2023-10-29 21:38

Xilinx软件开发：FreeRTOS快速入门

目录第一章.测试环境和软件版本第二章.创建helloworld第三章.创建FreeRTOS2第四章.增加两个任务1.增加任务2.增加计数第五章.发送增加延时第六章.接收增加消息判断第七章.创建两个生产者第八章.注意事项1.分析xQueueReceive源码2.实际验证xQueueSend传递的数据是否线程安全3.增加打印地址第九章.其他问题1.如何设置Producer任务以1hz的频率执行?2.如
王师傅MasterWang·2023-10-29 20:32

Xilinx软件开发：如何利用map文件查找溢出问题

第一章.什么是map文件map文件是编译器编译之后生成的，集函数、数据及IO空间的一种映射文件。在遇到内存越界或溢出的情况，首先想到的就是分析map文件。通过map文件可以知道变量大小、变量地址、函数入口地址等一些重要信息。第二章.利用map查找问题1.用文本编辑器打开map文件可以看到每个函数，每个变量的地址、大小等等信息2.利用map查找变量值异常问题2.1构造一个简单的例子两个变量和一个数组
王师傅MasterWang·2023-10-29 20:02

Xilinx软件开发：PMU实验

目录第一章.测试环境和软件版本第二章.创建工程1.创建platform和app2.复制源代码3.修改domain_psu_cortexr5_0第三章.调试设置1.Debug的Application2.TargetSetup第四章.Debug1.运行PMU2.运行RPU3.修改代码第一章.测试环境和软件版本Win10Vivado/Vitis2020.1第二章.创建工程1.创建platform和app
王师傅MasterWang·2023-10-29 20:02

嵌入式硬件开发学习教程——基于Zynq-7010/7020 系列Xilinx vivado hls案例（matrix_demo、matrix_demo）

前言本文主要介绍HLS案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxVivadoHLS2017.4、XilinxSDK2017.4。
Tronlong创龙·2023-10-29 20:31

Xilinx PCIe Gen3.0 For Uscale Plus之(一）数据组织形式

XilinxPCIe3.0随笔AXI4-Stream接口说明数据对齐选项1.64/128/256位接口：2.512位接口CQ，CC和RQ接口上的跨界选项AXI4-Stream接口说明XilinxPCIe3.0
YJFeiii·2023-10-29 18:47

Xilinx PCIe Gen3.0 For Uscale Plus之(二）Completer Interface

XilinxPCIe3.0随笔CompleterInterface---64/128/256-Bit完成请求接口（CQ）操作完成请求接口（CQ）描述符格式完成请求接口（CQ）描述符字段含义完成接口存储器写操作
YJFeiii·2023-10-29 18:47

好的FPGA编码风格（2）--多参考设计软件的语言模板（Language Templates）

不论是Xilinx的Vivado，还是Altera的QuartusII，都为开发者提供了一系列Verilog、SystemVerilog、VHDL、TCL、原语、XDC约束等相关的语言模板（LanguageTemplates
孤独的单刀·2023-10-29 10:12

【Vivado使用误区与进阶】XDC约束技巧——时钟篇

Xilinx的新一代设计套件Vivado中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品ISE中支持的UCF大不相同，给使用者带来许多额外挑战。
neufeifatonju·2023-10-28 15:45

XDC约束技巧——时钟篇

来自：http://xilinx.eetrend.com/article/7734XDC约束技巧之时钟篇Xilinx©的新一代设计套件Vivado中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品
Hyunnnnn·2023-10-28 15:42

React-Router v5文档翻译之目录

尤其是React-router，我在网上没有找到很合适的中文资源，只好去啃英文文档，同时也打算把相关的文档翻译一下，本人水平有限，如有错误或者不合适的地方，欢迎指出。
Harlan_Zhang·2023-10-28 14:20

【UE4教程文档翻译】First Person Shooter C++ Tutoria（第一人称射击C++教程）

1、本文为题主在学习中翻译，同时在UE4.10.2版本上尝试运行，翻译过程中遇到翻译不出会暂时留白，翻译有误请指出，谢谢！2、本文在翻译过程中遇到题主不懂的地方可能会添加题主的知识扩展链接。3、转载请注明出处。谢谢！4、原文地址：点击打开链接-------------------------------------------------------------------------------
某校不良生·2023-10-28 03:14

【UE4官方文档翻译】Introduction to C++ Programming in UE4 （介绍UE4中的C++编程）

本文转载自：http://blog.csdn.net/nmnm080/article/details/46571955UnrealEngine4.7原文链接：https://docs.unrealengine.com/latest/INT/Programming/Introduction/index.htmlUnrealC++isAwesome!虚幻C++很酷Thisguideisaboutlea
某校不良生·2023-10-28 03:43

浅谈AXI总线

1：协议简介Xilinxfpga从Virtex-6系列开始，内部IP都支持AXI4总线协议，AXI高级可扩展接口（AdvancedeXtensibleInterface,AXI）是一种总线协议，该协议是
bendandawugui·2023-10-27 21:42

XILINX XC7A200T-2FBG676C PLC可编程逻辑控制器

FPGA,Artix-7,MMCM,PLL,400I/O,628MHz,215360单元,950mV至1.05V,FCBGA-676XILINXArtix®-7FPGA系列是一款高性价比FPGA，提供高性能
深圳市泰凌微电子·2023-10-27 20:18

zynq配置成jtag模式_详细解读Zynq的三种启动方式(JTAG,SD,QSPI)

JTAG方式JTAG方式是调试中最常用的方式，在SDK中在“ProjectExplorer”窗口工程上右键->DebugAs->DebugConfigurations可以看到以下窗口首次打开左边窗口中XilinxC
JJ Ying·2023-10-27 16:28

【VPX611】基于6U VPX总线架构的SATA3.0高性能数据存储板（3.2GByte/s存储带宽）

VPX611是一款基于6UVPX总线架构的高性能数据存储板，该板卡采用2片XilinxKintex-7系列FPGA作为主控单元，FPGA内嵌RAID控制器，最大支持8个mSATA盘，最大存储容量可以达到
北京青翼科技·2023-10-27 16:54

九大类好用科研工具推荐

4、文档翻译平台：类似唐帕文档翻译平台，支持一键上传文档，翻译70多种语言，保持原文文档格式
魅色·2023-10-27 14:46

ZYNQ基础知识

1.ZYNQ介绍全称为Zynq-7000AllProgrammableSoc1.Zynq是赛灵思（Xilinx）推出的新一代全可编程片上系统，将处理器的软件可编程性和FPGA的硬件可编程性完美结合。
FPGA小白758·2023-10-27 09:00

Xilinx IP 10 Gigabit Ethernet Subsystem IP接口说明

TransmitAXI4-StreamInterface.s_axis_tx_tdata(s_axis_tx_tdata),//inputwire[63:0]s_axis_tx_tdata.s_axis_tx_tkeep(s_axis_tx_tkeep),//inputwire[7:0]s_axis_tx_tkeep.s_axis_tx_tlast(s_axis_tx_tlast),//input
LEEE@FPGA·2023-10-27 08:01

【VPX302】基于3U VPX总线架构的高性能数据预处理平台

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载1组独立的72位DDR4SDRAM大容量缓存。
北京青翼科技·2023-10-27 05:34

【VPX610】 青翼科技基于6U VPX总线架构的高性能实时信号处理平台

板卡概述VPX610是一款基于6UVPX架构的高性能实时信号处理平台，该平台采用2片TI的KeyStone系列多核DSPTMS320C6678作为主处理单元，采用1片Xilinx的Virtex-7系列FPGAXC7VX690T
北京青翼科技·2023-10-27 05:29

如何在 macOS 上使用 Verilog 模拟电气模型

在Windows机器上使用称为XilinxISE的软件来模拟Verilog模型更容易，该软件是用于Verilog编程的IDE。但不幸的是，XilinxISE不适用于macOS。
iCloudEnd·2023-10-27 03:59

VIVADO 2017.4烧写QSPI FLASH

百思不得其解，只好上XILINX官网搜索，XILINX官网中AR70548和AR70148提供了解决方法。
zkf0100007·2023-10-26 22:55

Xilinx MicroBlaze定时器中断无法返回主函数问题解决

最近在使用Xilinx7系列FPGAXC7A100T时，运行MicroBlaze软核处理器，添加了AXITIMERIP核，并使能定时器溢出中断，发现定时器触发中断后，无法返回主函数的问题，最后发现修改编译器优化等级就正常了
whik1194·2023-10-26 11:49

基础设计二（IP核）——FPGA学习笔记＜3＞

目录一.IP核的使用1.PLLIP核PLL简介xilinxvivadoIP核配置xilinxvivadoIP核调用2.ROMIP核xilinxvivadoIP核配置⑴创建初始化文件.coe文件⑵单端口ROM
switch_swq·2023-10-26 00:36

Spring Web参考文档-第一章Spring Web Mvc

WebonServletStack（version5.0.15.RELEASE）本系列参考文档都是由spring官方参考文档翻译而来第一章SpringWebMvc1介绍SpringWebMVC框架是建立在
毛不翼·2023-10-25 23:06

Xilinx PetaLinux 工具链交叉编译xilinx_axidma源码出现linux amba xilinx_dma.h No such file or directory问题的调查

XilinxPetaLinux工具链交叉编译xilinx_axidma源码出现fatalerrorlinuxambaxilinx_dma.hNosuchfileordirectory问题的调查文章目录XilinxPetaLinux
PlutoZuo·2023-10-25 19:43

【技术干货】基于赛灵思FPGA板卡的高性能EtherCAT主站方案

该套件具有基于Xilinx16nmFinFET+可编程逻辑架构的Zynq®UltraScale+™MPSoC器件，提供一款四核ARM®C
Hack电子·2023-10-25 18:54

如何将本地 PDF 文件进行翻译

比如，我们需要将一份英文的技术文档翻译成中文，或者将一份中文的法律文件翻译成英文。传统上，我们可以使用专业翻译软件或服务来翻译PDF文件。但是，这些方法往往比较麻烦，而且费用也不低。
winfredzhang·2023-10-25 17:40

基于FPGA的FFT算法实现(2)

基于FPGA的FFTIP的实时配置项目简述FFT进行重配置FPGA代码FPGA逻辑代码FPGA测试代码MATLAB验证参考文献总结项目简述前面我们已经讲解过Xilinx中FFTIP的使用，但是使用的时候
朽月·2023-10-25 12:13

vivado FFT ip 9.1 FPGA定点使用例子 C-Model

一、参考说明：C-model说明：http://xilinx.eetrend.com/content/2021/100062902.htmlC-model使用放法：https://blog.csdn.net
或—许·2023-10-25 11:42

Xilinx P4使用方法--驱动篇

XilinxP4使用方法--驱动篇1文件说明2编译运行3底层实现3.1伪造底层函数3.2实现底层函数4函数关系4.1函数说明4.2初始化函数(TCAM)5常见错误本文主要介绍XilinxP4驱动文件的使用和编译方法
ཌ斌赋ད·2023-10-25 11:11

Xilinx P4使用方法--测试篇

XilinxP4使用方法--测试篇1测试架构2测试结果本文主要介绍XilinxP4的测试架构和测试结果分析。
ཌ斌赋ད·2023-10-25 11:11

Xilinx AXI DataMover使用说明与测试

XilinxAXIDataMover使用说明与测试1架构说明2IP设置说明2.1接口说明2.2设置说明3测试说明3.1S2MM测试3.2MM2S测试本文主要介绍XilinxAXIDataMover的使用和测试方法
ཌ斌赋ད·2023-10-25 11:11

Xilinx XDMA说明和测试-MM

XilinxXDMA说明和测试-MM1测试工程2驱动安装2.1源文件说明2.2驱动编译安装3测试说明3.1设备管理3.2数据读写3.3测试结果1测试工程使用Vivado创建的XDMA测试工程如下图所示，
ཌ斌赋ད·2023-10-25 11:40

Xilinx QDMA说明和测试

XilinxQDMA说明和测试1测试工程2驱动安装2.1源文件说明2.2驱动编译安装3调试工具3.1设备管理3.2数据读写4测试分析4.1测试脚本4.2测试结果1测试工程使用QDMA的Example工程
ཌ斌赋ད·2023-10-25 11:10

Xilinx FFT IP使用总结

XilinxFFTIP使用总结一、概述二、FFTIP配置过程1、步骤一：配置FFT点数及工作模式2、步骤二：配置数据格式、输出数据顺序、循环前缀等信息3、步骤三：配置内部资源优化选项4、步骤四：查看生成了
wuzhirui志锐·2023-10-25 11:39

FPGA图像处理项目(一)--FIFO与FFT

最近这个项目是要通过SRIO将图像解析数据送到XILINXFPGA通过FFT处理再用SRIO传回主控，我准备用FIFO来做一个数据的缓冲池，然后按行做FFT运算，中间结果按行存入RAM中，之后按列进行FFT
兔美酱xz·2023-10-25 11:07
上一页 7 8 9 10 11 12 13 14 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他