E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Xilinx火龙果
FPGA系统性学习笔记连载_Day4
Xilinx
ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇
四、ZYNQ芯片内部用硬件实现了AXI总线协议,包括9个物理接口,分别为AXI-GP0~AXIGP3,AXI-HP0~AXI-HP3,AXI-ACP接口。1、AXI_ACP接口,是ARM多核架构下定义的一种接口,中文翻译为加速器一致性端口,用来管理DMA之类的不带缓存的AXI外设,PS端是Slave接口。2、AXI_HP接口,是高性能/带宽的AXI3.0标准的接口,总共有四个,PL模块作为主设备连
ONEFPGA
·
2024-01-14 15:01
大数据
FPGA_ZYNQ (PS端)开发流程(
Xilinx
软件工具介绍)
【前言】1.1
Xilinx
ZynqSoC系列针对不同的应用领域,
Xilinx
公司设计开发了各种逻辑资源规模和集成各种外设功能的ZynqSOC器件,包括专为成本优化的Zynq-7000平台,面向高性能实时计算应用领域的
伊宇韵
·
2024-01-14 15:59
fpga开发
【
XILINX
】vivado编译过慢 通过设置多核 多线程加快速度
使用tcl完成多核设置在tcl中执行下面的语句setparamgeneral.maxThreadsn来设置,n是你的CPU线程数。示例get_paramgeneral.maxthreads2set_paramgeneral.maxthreads66get_paramgeneral.maxThreads6第一句get_paramgeneral.maxthreads,获取当前核数量第二句set_par
神仙约架
·
2024-01-14 06:11
xilinx
fpga开发
xilinx
多核
【
XILINX
】Vivado - 严重警告:[Vivado 12-1411] Cannot set LOC property of ports, The pin ~ 无法设置端口的 LOC 属性
项目场景:尝试在VCU108板上实现MicroBlaze系统,但我在时钟系统方面遇到了问题。问题描述我已将时钟向导设置为在单端运行模式输入时钟中具有自定义板接口。在我的顶级文件中,我实例化了一个IBUFDS,用于将差分时钟(MGT_SI570_CLOCK2_C_N和MGT_SI570_CLOCK2_C_P)转换为单端时钟,并将其输入到MB的时钟输入引脚。它会导致以下严重警告:[Vivado12-1
神仙约架
·
2024-01-14 06:11
xilinx
fpga开发
xilinx
Vivado
12-1411
【1051-1057】~水磨雪的早餐日记
早餐记录1051-1057天❤早餐记录~~第151周❤周一早餐#早餐•2021年12月27日#面包,果酱,黄瓜,溏心卤蛋,
火龙果
,紫薯粥。
水磨雪
·
2024-01-14 04:15
【
XILINX
】各系列FPGA的高速收发器速度及特点
概述
xilinx
收发器产品涵盖了当今高速协议的全部范围。GTH和GTY收发器提供要求严苛的光学互连所需的低抖动,并具有世界一流的自适应均衡功能以及困难的背板操作所需的PCS功能。
神仙约架
·
2024-01-13 19:54
xilinx
fpga开发
xilinx
高速收发器
transceiver
GTH
GTY
GTM
共情
刚在超市买水果,然后有个五十多岁左右的男士,在特价水果前瞧了瞧,拿起一盒切好的
火龙果
,我正好转头抬头对上他眼睛。我很心疼,也很内疚,人最怕的是别人的眼光,我很难过他可能会因为我的这个抬头没买那个果盘。
在岁月里流浪
·
2024-01-13 17:19
vivado Revision Control
2020.2只需要git管理prj.xpr和prj.srcs/https://china.
xilinx
.com/video/hardware/ip-revision-control.htmlUsingVivadoDesignSuitewithRevisionControlhttps
斐非韭
·
2024-01-13 16:12
fpga开发
vivado dcp 检查点
https://china.
xilinx
.com/video/hardware/working-with-design-checkpoints.html(dcp)
斐非韭
·
2024-01-13 16:12
fpga开发
vivado ip manager cache
https://china.
xilinx
.com/video/hardware/configuring-managing-reusable-ip-vivado.html“CoreContainers”(
斐非韭
·
2024-01-13 16:40
fpga开发
DL04-卷积神经网络CNN图解[转]
来源:http://
xilinx
.eetrend.com/article/10827卷积神经网络CNN图解作者:SanjayChan[http://blog.csdn.net/chenzomi]0背景之前在网上搜索了好多好多关于
happyprince
·
2024-01-13 10:17
深度学习
神经网络
cnn
由餐桌上规矩想到的
有次参加婚宴,当时大家都没有开吃,一年轻妈妈给孩子夹
火龙果
吃,周围人也没有人反对,大家都笑着看那孩子吃。因为谁会跟小孩子计较,再说大家都不缺那口吃的。
山月映雪
·
2024-01-13 06:54
连载:只是当时已惘然(三六)
图片发自App安泰送安安进了幼儿园,看着女儿蹦蹦跳跳着走远了,就去了附近的市场,买了蔬菜,肉,还有一箱子
火龙果
。
孟婆的碗不空
·
2024-01-12 22:52
IP核RAM学习
1、简介
Xilinx
7系列器件具有嵌入式存储器结构,满足了设计对片上存储器的需求。嵌入式存储器结构由一列列BRAM(块RAM)存储器模块组成,通过对这
QYH2023
·
2024-01-12 22:23
fpga开发
vscode上使用Cmake调用Vitis的gnu
cmake调用Vitis的GNU说明安装cmake安装VSCODE及相应库(包含cmake,cmaketools等)VSCODE上cmke查找Vitis的交叉编译器说明我希望在Vscode上交叉编译我的
Xilinx
linux
呼拉拉啦啦啦啦
·
2024-01-12 07:43
vscode
gnu
论一个女生一顿饭到底能吃多少
然后我就吃了炸火腿梅肉韭菜豆皮小馒头洋白菜和一个猪肉大葱一个猪肉香菇的小笼包,美美的吃着,随后,我和我的小伙伴一起解决了一份儿
火龙果
味儿炒酸奶
醉饮蓝优
·
2024-01-12 01:12
快乐的一天
今天下午妈妈上完课时,领我去超市采购了,当我们走进超市时妈妈首先走到水果区,给我买了很多我最爱吃的水果,猕猴桃,葡萄,柚子,
火龙果
,香甜的橘子,西瓜等等,紧接着妈妈又带我来到了小吃区,妈妈让我挑选自己最爱吃的小吃
超越_c8e2
·
2024-01-11 14:00
江山易改本性难移之ZYNQ SDK QSPI固化bug及其解决方法
查资料发现从VIVADO2017.3版本开始,
Xilinx
官方为了使Zynq-7000和ZynqUltraScale+实现流程相同,在QSPIFLASH使用上做了变化,即Zynq-7000编程flash
Tracy喵喵
·
2024-01-11 14:01
#
应用笔记
bug
ZYNQ
QSPI固化
QSPI启动失败
Triumphcore FPGA调测试记录
FPGA采用
Xilinx
pynqZ2开发板。
KGback
·
2024-01-11 13:50
#
FPGA
fpga开发
杂粮卷饼——周一的快手早餐
材料:杂粮饼皮一张10cm*20cm生菜两片牛油果4-5片圣女果/番茄一个调味鸡胸肉丝随意番茄酱少许无糖豆浆一杯红心
火龙果
1/2个黄金奇异果1/2个杂粮卷饼是直接买的成品,南方孩子到现在还没学会烙饼。
袋鼠找橙汁
·
2024-01-11 11:17
矿渣板EBAZ4205上电后能够启动固件,JTAG无法扫描到PL和PS
还有一个现象,就是正常板子通电后
xilinx
JTAG下载器上的指示灯会由绿色变为红色,但是这个故障的板子上电后,JTAG下载器上的指示灯一直是绿色。这就说明JTAG接口的参考电压信号异常。
bifudoph
·
2024-01-11 10:11
EBAZ4205
fpga开发
嵌入式硬件
pcie应用记录 - pcie中断
项目场景:(1)fpga与国产龙芯3A3000cpu主板通过pcie总线进行通信;(2)主板采用rework国产实时嵌入式操作系统,fpga部分为xlinxa7系列及
xilinx
7xpcieip核;(3
zzyde2021
·
2024-01-11 08:30
pcie应用开发
fpga开发
基于
Xilinx
UltraScale 系列 PCIe 3.0 硬核的 NVMe IP 核
产品特点1.纯FPGA逻辑实现,物理层使用
Xilinx
UltraScale系列PCIe核,基于自研高性能存储板卡(KU060芯片、**PCIe3.0X4接口**、三星970PCIeSSD)开发并充分验证
三角芯科技
·
2024-01-11 08:51
tcp/ip
fpga开发
网络协议
第一章、正交频分复用系统的基本原理-基于
XILINX
FPGA的OFDM通信系统基带设计
在信息时代的今天,通信技术在各种信息技术中起着支撑作用。人类社会对通信的需求越来越高,希望能够更加方便快捷地获取信息和进行沟通。因此,世界各国都在致力于现代通信技术的研究与开发和现代通信网的建设。而无线通信以其独特的便利性更是得到了人们的格外青睐。特别是在过去的十余年时间里,在数字信号处理、射频电路制造技术和半导体技术的推动下,无线通信获得了巨大的发展,便携移动设备变得更小、更便宜、更可靠。毫无疑
BinaryStarXin
·
2024-01-11 08:49
通信射频相控阵-软硬技术提升篇
fpga开发
OFDM
系统
硬件工程
驱动开发
物联网
嵌入式硬件
stm32
xilinx
FPGA 乘法器ip核(multipler)的使用(VHDL&Vivado)
一、创建除法ip核可以选择两个变量数相乘,也可以选择一个变量输入数据和一个常数相乘可以选择mult(dsp资源)或者lut(fpga资源)可以选择速度优先或者面积优先可以自己选择输出位宽还有时钟使能和复位功能二、编写VHDL程序:声明和例化乘法器ip核libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;entityyunsuanisPORT(CLK:INSTD_LOGIC
坚持每天写程序
·
2024-01-11 08:49
FPGA
VHDL
VIVADO
fpga开发
IP使用心得-XDMA IP核使用
Xilinx
官方还为系统端提供了驱动与中间件,甚至包括了源代码。极大的缩短了开发周期。本文使用的是Vivado2019.1芯片型号K7325T文章目录前言一、PCIe是什
Bigbeea
·
2024-01-11 08:45
工程实操
fpga开发
Xilinx
XDMA的PCIE通信
xdma_rw.exeh2c_0write0x0000000-b-fpc2fpga.bin-l4096sudo./dma_c2h.sh4096104sudo./dma_h2c.sh4096104
乾 乾
·
2024-01-11 08:14
FPGA/ASCI
Linux
驱动
SSD
服务器
windows
运维
Xilinx
累加器IP核使用记录
一开始没看IP使用手册,心想这么简单的累加器还不是手到擒来,没想到在使用中发现不少坑,记录一下使用
Xilinx
2020.2版本中的Accumulator(12.0)及DSPMacro(1.0)。
ahy00
·
2024-01-11 08:43
fpga开发
Xilinx
的JESD204B ip核的使用(以AD9154为例对寄存器参数进行计算)
JESD204B(pg066)JESD204B基础知识JESD204B时钟DeviceClock:设备时钟,不同的设备(DAC/ADC(采样时钟)和FPGA(glbclk))可以使用不同的速率的时钟,但是必须同源。ByteClock:字节时钟,来源于DeviceClock,LineRate/10。SerialLineRate:20×DateRate×M/LCoreClock:Linerate/40
Njustxiaobai
·
2024-01-11 08:42
Xilinx的IP核的使用
fpga开发
FPGA(基于
xilinx
)中PCIe介绍以及IP核XDMA的使用
Xilinx
中PCIe简介以及IP核XDMA的使用例如:第一章PCIe简介以及IP核的使用文章目录
Xilinx
中PCIe简介以及IP核XDMA的使用一、PCIe总线概述1.PCIe总线架构2.PCIe不同版本的性能指标及带宽计算
Njustxiaobai
·
2024-01-11 08:36
Xilinx的IP核的使用
fpga开发
海南环岛骑行日记第3天——鱼鳞洲(二 水牛)
人生亦是如此:当工作忙碌时,向往着自由闲适;当真正要自由了,又想没有事干会很无聊吧……不同的时候,我们会有不同的选择,但是谁都不知道哪块云彩落雨……图片发自App一路上,见到路边的果园,种着
火龙果
,我们停下来想进去看看
行走布衣
·
2024-01-11 07:10
饮料、小吃配方分享(4):想要开奶茶店或甜品店的朋友们,可以参考
青梅汽泡饮:青梅酱2勺、果糖24ml、柠檬两片、冰块8分、水7分、汽泡水满杯火龙百香:百香果酱2勺、果糖15ml、冰块8分、水7分、红心
火龙果
少许、冰块3分、水2分彩虹饮料:一、青苹果汁50m、水200ml
百桃夭谱
·
2024-01-11 03:50
妈妈自制雪糕
今天妈妈给我制作了雪糕,太好吃了,妈妈用的酸奶和
火龙果
,自己做的雪糕既好吃又卫生,妈妈说以后不去买雪糕了,自己给我做。
程小女
·
2024-01-10 22:40
xilinx
入门操作
一.工程创建(1)点击createproject创建工程;(2)点击下一步(3)填写项目名字,项目要存放的位置(重点);(4)点击下一步(5)选择RTL;(6)点击下一步(7)这里可以加入用编写的文件,或者重新创建;不过这些操作也可以在工程内部加,此处略过,需要时再加。(8)点击下一步(9)点击下一步(10)选择所需要操作的芯片型号,不过,这个在工程内部也可以改动的(重点);(11)点击下一步(1
我来挖坑啦
·
2024-01-10 14:06
信息与通信
fpga开发
Xilinx
7系列FPGA简介--选型参考
Xilinx
-7系列FPGA主要包括:Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。其性能、密度、价格也随着系列的不同而提升。
朝阳群众&热心市民
·
2024-01-10 13:03
FPGA
7系列FPGA介绍
FPGA选型参考
7系列fpga区别
7系列fapga应用
万兆网、10G ethernet subsystem IP核
本设计中使用了
Xilinx
公司提供的10GEthernetPCS/P
朝阳群众&热心市民
·
2024-01-10 13:33
FPGA
万兆网
10G
ethernet
FPGA万兆网
万兆网IP解析
FPGA
zynq万兆网
基于FPGA的万兆以太网学习(1)
3
Xilinx
IP10GigabitEthernetSubsystemIP说明文章链接:
Xilinx
IP10GigabitEthernetSubsystemIP4EthernetProtocol以太网协议学习
LEEE@FPGA
·
2024-01-10 12:00
FPGA接口开发
fpga开发
10G
以太网
西安断崖式降温遇上
火龙果
我陪孩子玩,又剥了个
火龙果
跟他一起吃了,陪
七子物语
·
2024-01-10 09:05
《每日早餐》五月
煮蛋+圆白菜炒馒头+苹果+小米粥+酸奶自制巧克力戚风蛋糕+煮蛋+坚果+青菜面
火龙果
+蒸鹅蛋+焖子+松子+酸奶+小米粥煮蛋+青提+酸奶+坚果+蔬菜疙瘩汤添添早安煮蛋+夏威夷果+开心果+苹果+青菜鸡蛋面焖子
韦小宝
·
2024-01-10 07:59
花果酒
果酒:姜酒、杨梅酒、枸杞酒、刺梨酒、桑葚酒、草莓酒、青梅酒、柠檬酒、菠萝酒、蓝莓酒、李子酒、荔枝酒、柚子酒、蜜柚酒、水蜜桃酒、陈皮酒、猕猴桃酒、山楂酒、红枣酒、青柠酒、西瓜酒、哈密瓜酒、樱桃酒、枇杷酒、
火龙果
酒
fc68d169854f
·
2024-01-10 02:25
2021-07-21
,当我吃着东西走到他面前时,他先是会盯着食物看上一会儿,随后挤眉弄眼,快出哭出来的样子,着急的要爬过来,当你把食物给它时,它会笑出声来,开心的张开嘴巴,把头凑过来,要吃吃饭时他也有自己的饭,有时他会吃
火龙果
feedbe43984b
·
2024-01-10 02:58
半山腰总是最挤的 你得去山顶看看
还有数大米的、数
火龙果
籽的、数草莓籽的,甚至还有给橘子做剖腹产的。看来大家都是一样的无聊。在快放寒假时,我就在脑海里把寒假安排的妥妥当当。一定早睡早起啊,熬夜会变丑,不吃早饭对胃不好。
樱桃奶冻
·
2024-01-09 17:02
周末就这样过完了~
睡到自然醒是必不可少的,醒来玩会手机,一般也就到了吃午饭期间了,点份2两的柳州螺蛳粉能吃到撑,吃完也不忘来点水果,像什么橘子,香蕉,
火龙果
,柚子,都是家里必不可少的~吃完饭少不了追会儿剧,这一追不打紧,
未来可期吖
·
2024-01-09 07:45
无言的心
我上去就扯下那袋水果,一摸一看,有番石榴、西贡蕉、
火龙果
、桃子,几种水果混杂装一起,水果颜色暗淡、干瘪了,父亲有一
温柔的苹果
·
2024-01-09 00:04
番茄意面-每天早餐不重样
图片发自App图片发自App图片发自App图片发自App工作日早餐分享:主食:番茄意面水果:
火龙果
小菜:芦笋饮品:每天不变的蜂蜜水香菇鸡胸肉丸子汤准备食材:食材A:意面、番茄、洋葱、玉米粒、豌豆粒、蒜、
爱做早餐的小娜子
·
2024-01-08 21:54
变形记第二天
我的是一个煮鸡蛋,一袋酸奶,半个红心
火龙果
。图片发自App上午十点加餐:小黄瓜一根。午饭:图片发自App拌莴笋,玉米半根,芦笋炒虾仁,酸辣洋白菜。吃得饱饱的。下午一会睡醒了准备吃一根黄瓜。
看世界的小蜗牛
·
2024-01-08 15:12
【Verilog】基于Verilog的DDR控制器的简单实现(一)——初始化
为了方便用户使用,
Xilinx
提供了DDRMIGIP核,用户能够通过AXI接口进行DDR的读写访问,然而MIG内部自动实现了许多环节,不利于用户深入理解DDR的底层逻辑。
wjh776a68
·
2024-01-08 07:34
#
Xilinx入门
#
Verilog入门
fpga开发
Verilog
ddr
Xilinx
AMD
生日蛋糕
有葡萄、白心
火龙果
、红心
火龙果
、菠萝……
风轻云淡h
·
2024-01-08 06:39
2019-06-06
课题~热情的
火龙果
美学元素:
火龙果
的造型,画面整体的大小关系,遮挡关系,课程目标:提高造型的能力通过上二节课的学习,小朋友们对画面中点线面的运用,黑白灰的认识已经有了概念。
小霞老师mn
·
2024-01-08 01:38
临近夏天,这些水果好吃又消暑
2、
火龙果
火龙果
是五、六月份的时令水果,果实硕大、多肉多汁;而且
火龙果
有很多功效,像排毒解毒抗衰老、养颜补血降血脂,给我们带来很多好处。
0f9906d6839c
·
2024-01-07 20:51
上一页
2
3
4
5
6
7
8
9
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他