E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ZYNQ学习系列
vitis2023.1创建
zynq
7000 ps工程问题记录
1.说明本文仅对创建工程的一些问题进行记录,不会对每个步骤都进行记录。2.vivado2023与vivado2018在在进行纯ps平台开发时BlockDesign设计的区别2.1问题描述如下红框中的信号都是连接到PL端的信号,在vivado2018中进行纯ps开发时,这些信号都是不必要的,可以全部删除,生成sdk工程也不会有什么问题。M_AXI_GP0:axilite主接口。M_AXI_GP0_A
优美的赫蒂
·
2024-01-05 08:38
FPGA学习记录
fpga开发
EasyExcel
学习系列
笔记(1)--easyexcel 样式设置
packagecom.zjm.gwork.utils.myEasyExcel;importcom.alibaba.excel.write.metadata.style.WriteCellStyle;importcom.alibaba.excel.write.metadata.style.WriteFont;importcom.alibaba.excel.write.style.Horizontal
幸福巡礼
·
2024-01-05 08:14
李沐机器
学习系列
4---全连接层到卷积
1从全连接到卷积1.1平移不变性从概率分布的角度来看卷积的定义,f(τ)f(\tau)f(τ)是概率密度,g(t−τ)g(t-\tau)g(t−τ)是在这个分布下的均值(f∗g)(t)=∫−∞∞f(τ)g(t−τ)dτ(f*g)(t)=\int_{-\infin}^{\infin}f(\tau)g(t-\tau)d\tau(f∗g)(t)=∫−∞∞f(τ)g(t−τ)dτ2图像卷积2.1互相关运算
expectmorata
·
2024-01-05 08:01
机器学习
深度学习
神经网络
SSH 远程登录报错:Permission denied, please try again. 解决办法
问题使用Ubuntu通过SSH连接
Zynq
Linux时报如下错误:Permissiondenied,pleasetryagain.拒绝许可,请重试。
Hello阿尔法
·
2024-01-04 23:21
前车之鉴
ssh
linux
ubuntu
【
ZYNQ
】教你用 Vivado HLS 快速设计一个 IP
VivadoHLS的功能简单地来说就是把C、C++或SystemC的设计转换成RTL实现,这样就可以在XilinxFPGA或
Zynq
芯片的可编程逻辑中综合并实现,我们仍然是在进行硬件设计,只不过使用的不再是
Hello阿尔法
·
2024-01-04 23:21
ZYNQ7000
fpga开发
HLS
xilinx_axidma 驱动移植与使用
前言需要在
ZYNQ
平台上使用DMA驱动,裸机的还到好说,Linux下的DMA驱动框架复杂,这对本身不是搞驱动的我难度太大。自己动手丰衣足食,但是试错成本很大,记录下来希望能给后来者帮助。
bitQ
·
2024-01-04 19:15
FPGA
linux
linux
运维
服务器
XILINX_IP核_DMA
directmemoryassess直接内存访问,不在cpu干预的模式下完成数据的交互,节省cpu资源DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核DMA之分,如
ZYNQ
victor-f
·
2024-01-04 19:15
fpga开发
ZYNQ
核心板 底板 开源啦!
Hello-FPGA
ZYNQ
设计开源啦!
Hello-FPGA
·
2024-01-04 19:15
fpga开发
Xilinx DMA的几种方式与架构
directmemoryaccess,在FPGA系统中,常用的几种DMA需求:1、在PL内部无PS(CPU这里统一称为PS)持续干预搬移数据,常见的接口形态为AXIS与AXI,AXI与AXI;2、从PL与PS之间搬移数据,对于
ZYNQ
Hello-FPGA
·
2024-01-04 19:13
fpga开发
李沐机器
学习系列
1--- 线性规划
1Introduction1.1线性回归函数典型的线性回归函数f(x)=w⃗⋅x⃗f(x)=\vec{w}\cdot\vec{x}f(x)=w⋅x现实生活中,简单的线性回归问题很少,这里有一个简单的线性回归问题。房子的价格和房子的面积以及房子的年龄假设成线性关系。price=warea∗area+wage+bprice=w_{area}*area+w_{age}+bprice=warea∗area
expectmorata
·
2024-01-04 12:53
机器学习
人工智能
李沐机器
学习系列
3---深度学习计算
1层和块1.1定义块用class表示层,并只需要实现构造函数和前向传播函数classMLP(nn.Module):#用模型参数声明层。这里,我们声明两个全连接的层def__init__(self):#调用MLP的父类Module的构造函数来执行必要的初始化。#这样,在类实例化时也可以指定其他函数参数,例如模型参数params(稍后将介绍)super().__init__()self.hidden=
expectmorata
·
2024-01-04 12:53
机器学习
深度学习
人工智能
李沐机器
学习系列
2--- mlp
1IntroductionLP中有一个很强的假设,输入和输出是线性关系,这一般是不符合事实的。通过几何的方式去对信息进行理解和压缩是比较高效的,MLP可以表示成下面的形式。1.1从线性到非线性X∈Rn×dX\inR^{n\timesd}X∈Rn×d表示输入层,有n个样本,d个特征。H∈Rn×hH\inR^{n\timesh}H∈Rn×h表述隐藏层的输出,有h个输出;W(1)∈Rd×hW^{(1)}
expectmorata
·
2024-01-04 11:45
机器学习
人工智能
云原生
学习系列
之基础环境准备(单节点安装kubernetes)
一、环境要求操作系统CentOS7.x-86_x64硬件配置:内存2GB或2G+,CPU2核或CPU2核+,需要在虚拟机中提前设置好,不然后续会报错二、系统初始化1、设置主机名#在master节点执行hostnamectlset-hostnamemaster012、配置主机和IP映射,注意IP换成自己的cat>>/etc/hosts/etc/sysctl.d/kubernetes.conf/etc
shanshan3003
·
2024-01-04 07:20
云原生
学习
kubernetes
【
ZYNQ
入门】第二篇、
ZYNQ
的中断系统及常用中断初始化程序
目录第一部分、
Zynq
的中断系统及架构1、中断系统结构第二部分、各类中断对应的ID1、软中断SGI的ID2、私有中断PPI的ID3、共享SPI的ID(最常用)第三部分、常用中断初始化程序1、UART0中断配置代码
大屁桃
·
2024-01-03 20:48
FPGA的学习之旅
fpga开发
zynq
【
ZYNQ
入门】第一篇、Vivado软件与外部代码编辑软件的联用办法
目录第一部分、Vivado软件与Notepad++联用的办法1、快速寻找Notepad++的安装路径的方法2、联用办法第二部分、Vivado软件与VScode联用的办法第三部分、配置过程中容易出现的问题第四部分、总结第一部分、Vivado软件与Notepad++联用的办法1、快速寻找Notepad++的安装路径的方法第一步、开始,找到软件,右键,打开文件位置第二步、打开属性,复制路径,下面有用2、
大屁桃
·
2024-01-03 20:17
FPGA的学习之旅
fpga开发
【
ZYNQ
入门】第三篇、双核AMP运行模式程序开发
目录第一部分、基础知识1、多核CPU三种主要运行模式2、
ZYNQ
内部FSBL涉及到的启动过程2.1、BootRom是啥?2.2、FSBL是啥?
大屁桃
·
2024-01-03 20:45
FPGA的学习之旅
fpga开发
zynq
通信与处理平台(数字信号处理)
板卡对外提供1个X8GTX背板互联接口、2路千兆以太网及多种数字通信IO接口,板卡采用Xilinx的高性能
ZYNQ
系列SOC作为实时处理器,实现数据的采集、处理、以及背板接口互联。
彬鸿科技
·
2024-01-03 13:01
产品选型
信号处理
云原生
学习系列
之基础环境准备(虚拟机搭建)
最近由于工作需要开始学习云原生相关内容,为方便学习操作,准备在外网搭建自己的环境,然后进行相关的练习,搭建环境的第一步便是虚拟机的安装。基础软件这里我用到的是CentOS-7-x86_64的操作系统。链接:https://pan.baidu.com/s/1WqBlPY-kr55NAkZs96wvwQ?pwd=abcd提取码:abcd安装虚拟机少不了VMware链接:https://pan.baid
shanshan3003
·
2024-01-03 07:47
云原生
vmware
N1ghtBreeze
ZYNQ
与一般FPGA的区别
https://www.cnblogs.com/gary-zhang/p/15878443.html之前刚开始学FPGA的时候用的是基于spartan的FPGA开发板,当上手
ZYNQ
后一直以为
ZYNQ
就是在资源上做了升级
疯狂的泰码君
·
2024-01-03 07:39
FPGA
fpga开发
ChatGPT
学习系列
教程(一)—chatGPT简介
一、ChatGPT介绍ChatGPT是一种基于GPT(GenerativePre-trainTransformer)模型的大型语言模型,由OpenAI公司开发。它是目前世界上最先进的自然语言处理技术之一。二、ChatGPT发展历程ChatGPT是美国人工智能研究实验室OpenAI在2023年11月30日推出的一款人工智能技术驱动的语言模型应用。以下是ChatGPT的发展历程:三、ChatGPT的主
huazi99
·
2024-01-03 01:23
chatgpt
学习
Zynq
SPI
SPI的工作模式/**SettheSpideviceasamaster.Externalloopbackisrequired.*/XSpiPs_SetOptions(SpiInstancePtr,XSPIPS_MASTER_OPTION|XSPIPS_FORCE_SSELECT_OPTION);XSpiPs_SetClkPrescaler(SpiInstancePtr,XSPIPS_CLK_PRE
NoNoUnknow
·
2024-01-02 08:47
ZYNQ裸机开发
FPGA学习
fpga开发
gradle
Gradle
学习系列
之一——Gradle快速入门-无知者云-博客园Gradle学习总结——根本上看透AndroidStudio构建-
味123
·
2024-01-02 01:34
VUE3.0
学习系列
随笔(五):自定义组件使用
VUE3.0
学习系列
随笔(五):自定义组件使用VUE2.0和VUE3.0虽然在工程目录结构上存在较大差异,但是具体的代码实现逻辑相同,本文所使用的自定义组件方法,同样适用于VUE2.0。
一方通行00
·
2024-01-01 21:27
VUE3.0学习随笔
VUE2.0学习随笔
vue
html
html5
LMX2571 芯片配置Verliog SPI驱动
前言本实验使用
ZYNQ
的PL(FPGA)对LMX2571芯片进行配置,以下连接为相关的原理和软件使用资料。
伊丽莎白鹅
·
2024-01-01 17:09
ZYNQ学习笔记
fpga开发
【深度学习】第一章:深度学习的入坑线路
所以在写深度
学习系列
文章之前,我觉得非常有必要先把深度学习的整个框架展示一下。这是我自己跌跌撞撞走了很多弯路,才略知一二
宝贝儿好
·
2024-01-01 12:26
深度学习
人工智能
zynq
:pl-ps硬中断设置
对于硬中而言,需要设置将中断映射到哪个cpu上,其函数为XScuGic_InterruptMaptoCpu(&ScuGic,1,F2P_INTR1_ID);同时需要设置硬中断的触发类型及其触发优先级,同样优先级会先执行中断号小的,其函数为:XScuGic_SetPriTrigTypeByDistAddr(DIS_ADDR,F2P_INTR1_ID,0x20,0x03);intinitSwIntr(
be to FPGAer
·
2024-01-01 12:48
fpga开发
学习
c语言
arm
arm开发
zynq
-uart中断学习记录+关闭cache
uart中断初始化流程intSetupInterruptSystem(INTC*IntcInstancePtr,XUartPs*UartInstancePtr,u16UartIntrId){intStatus;/**Initializetheinterruptcontrollerdriversothatit'sreadyto*use.*/Xil_ExceptionInit();GicPtr=XSc
be to FPGAer
·
2024-01-01 12:17
学习
fpga开发
c语言
arm
arm开发
Zynq
中spi、iic等协议配置器件
首先打开EMIO,比如iic需要2个接口,那就打开两个emio-gpio口,在这配置
zynq
时记得打开spi、iic接口,在arm上初始化iic、spi等接口,记得绑定。
be to FPGAer
·
2024-01-01 12:43
zynq
arm开发
fpga开发
学习
c语言
HTML+JS好例子集锦
基础知识参见HTML5+CSS入门与提高
学习系列
https://blog.csdn.net/cnds123/artic
软件技术爱好者
·
2024-01-01 04:25
JavaScrip技术
HTML5与CSS3
html
javascript
前端
ZYNQ
使用Tri Mode Ethernet MAC千兆网光通信
一,原理SFP接口的FPGA开发板可以通过安装SFP转RJ45模块或者直接通过光纤进行以太网通信。上层协议就是用户实际收发的有效数据部分,而“TriModeEthernetMAC”IP核负责处理以太网的MAC,以及通过GMII接口和“1G/2.5GEthernetPCS/PMAorSGMII”IP的接口GMII接口通信。2,SFP信号定义:SFP屏蔽笼插入千兆SFP转RJ45电口或者光模块。3,原
寒听雪落
·
2024-01-01 02:12
fpga
8—基于FPGA(
ZYNQ
-Z2)的多功能小车—软件设计—寻迹模块、寻光模块、跟随模块
目录1.寻迹模块2.寻光模块3.跟随模块1.寻迹模块寻迹模块的实现需要两个TCRT5000传感器。简单地说,检测到黑线输出低电平,检测到白线输出高电平。因此两个TCRT5000放在黑色地面的白线循迹线左右,左边检测到白线左转,右边检测到白线右转,都是黑的前进,都是白线停止。算法比较容易实现。OUT信号输出,黑色为0,白色为1VCC5V供电GND接地代码如下://寻迹模式elseif(data==8
贡橙小白鼠
·
2024-01-01 02:38
fpga开发
数学建模
9—基于FPGA(
ZYNQ
-Z2)的多功能小车—拓展功能—OpenMV的色块识别
目录1.色块识别设计思路2.OpenMV代码3.Arduino代码4.Verilog代码1.色块识别设计思路对于色块识别功能,我想让OpenMV检测色块,在数码管上显示。OpenMV的通信也是串口通信,实现比较耗时。由于之前的红外遥控已经外接了Arduino,因此我依然借助Arduino对红绿蓝进行编码,使用两个IO实现信息传递,在FPGA上进行译码,最后根据对应的信息实现数码管显示。流程如下:2
贡橙小白鼠
·
2024-01-01 02:38
fpga开发
1—基于FPGA(
ZYNQ
-Z2)的多功能小车—硬件设计—电源模块
目录1.稳压模块设计1.1LM317可调稳压1.2LM2596-5V1.3AMS1117-3.3V2外围电路设计3.电源模块原理图1.稳压模块设计我们的小车使用7.4V的锂电池供电,无法直接为各模块和FPGA供电。因此需要设计稳压模块。多方面考虑,我们选择使用LM317设计线性可调稳压,使用LM2596和AMS1117设计7.4V-5V-3.3V的稳压模块。5V与3.3V给模块与FPGA供电,可调
贡橙小白鼠
·
2024-01-01 02:08
fpga开发
2—基于FPGA(
ZYNQ
-Z2)的多功能小车—硬件设计—电机驱动模块(TB6612FNG)
目录1.驱动电路2.TB6612FNG介绍3.电路原理图1.驱动电路FPGA的引脚电流都比较小,一般为几十微安,但是驱动电机的电流远大于此。因此需要一个电机驱动模块来作为桥梁,连接FPGA与电机。2.TB6612FNG介绍为了驱动四路电机,我使用了两个TB6612FNG,设计简单,体积小,功能完整。我使用的是TB6612FNG芯片,焊接有一定难度,可根据需要选择直插模块,两者没有区别。(芯片)(模
贡橙小白鼠
·
2024-01-01 02:08
fpga开发
4—基于FPGA(
ZYNQ
-Z2)的多功能小车—软件设计—电机驱动模块
我使用的FPGA是Xilinx的PYNQ-7020(
ZYNQ
-Z2),在Vivado2018.3平台使用Verilog进行编程。
贡橙小白鼠
·
2024-01-01 02:08
fpga开发
10—基于FPGA(
ZYNQ
-Z2)的多功能小车—软件设计—顶层代码
在之前的文章中具体控制代码已经全部进行了分析与解释,顶层模块进行模块的输入输出的定义、内部变量的定义、模块的实例化与蓝牙信号的判断。代码如下:moduletop_modlue(inputclk,//系统时钟inputreset,//复位按键inputrx,//蓝牙接收inputwire[3:0]signal,//红外信号inputwireEcho,//超声波接收input[3:0]track,//
贡橙小白鼠
·
2024-01-01 02:08
fpga开发
0—基于FPGA(
ZYNQ
-Z2)的多功能小车
在电子技术与创新的课设中我选择了这个题目,在设计的时候遇到了非常多的问题,但是网上的对应资料又非常少,因此在完成设计之后,我把设计方法与代码在这篇博客中分享出来,希望能对需要的人有所帮助。目录1.题目2.题目分析:3.器件使用4.工程文件5.传送门1.题目基于FPGA的多功能小车1、基本要求设计一个多功能的智能小车,通过多传感器的数据融合可以实现智能小车的红外避障、循迹、寻光、红外遥控、无线蓝牙、
贡橙小白鼠
·
2024-01-01 02:37
fpga开发
5—基于FPGA(
ZYNQ
-Z2)的多功能小车—软件设计—蓝牙串口
目录1.蓝牙模块介绍2.UART介绍3.Verilog代码:3.1Uart_RX模块:3.2分频模块:3.3Uart驱动模块3.4Uart控制模块4.总览1.蓝牙模块介绍我使用的是JDY-31蓝牙模块,在连线中,要注意RX-TX,TX-RX。即FPGA约束的TX对应蓝牙模块的RX,约束的RX对应蓝牙模块的TX。2.UART介绍蓝牙模块使用UART串口通信协议,具体介绍如下:UART(通用异步收发器
贡橙小白鼠
·
2024-01-01 02:33
fpga开发
MAML 源代码解释说明 (一)
元
学习系列
文章optimizationbasedmeta-learning《Model-AgnosticMeta-LearningforFastAdaptationofDeepNetworks》论文翻译笔记元学习方向
田小成plus
·
2023-12-31 23:30
meta-learning
深度学习
元学习
人工智能
复旦微
ZYNQ
EMIO控制PL LED
一,复旦微和XILINX对比(我的了解)1,复旦微
ZYNQ
FPGA开发工具是Procise,ARM开发工具是IAR;2,它与xilinx
ZYNQ
不同的是,xilinx移植的是两个ARMCONTEXA9或者高端
寒听雪落
·
2023-12-31 20:22
systemverilog
ZYNQ
-Linux开发之(五)Vivado工程搭建,设备树修改方法,复旦微电子fmql开发、vivado联合procise、IAR的linux系统开发-保姆级教程-非常详细
FMQL开发流程整体开发流程如下:具体开发流程:Vivado工程搭建首先根据自己项目的功能需求,结合原理图,明确vivado工程中所需搭建的PS和PL部分的资源。搭建使用的是vivado2018.2版本的vivado创建vivado工程:双击vivado软件,打开后点击CreateProgect选项点击next,输入工程名字,选择保存路径,勾选CreateProjectSubdirector,路径
披着假发的程序唐
·
2023-12-31 20:51
zynq
vivado
复旦微电子
fpga开发
linux
驱动开发
单片机
mcu
stm32
工作记录11.27
个月后,就每天都在加班,现在公司实行996,快递已经6天没拿啦,也不知道给我退回没..........今天星期六,记录一下这几天工作的事现在在学习调高精度授时仪的软件,主要学习ARM的部分1.下载软件到
ZYNQ
SN...
·
2023-12-31 20:21
c语言
服务器
运维
【Python机器
学习系列
】一文带你了解机器学习中的Pipeline管道机制(理论+源码)
一、引言对于表格数据,一套完整的机器学习建模流程如下:背景知识1:机器学习中的学习器【Python机器
学习系列
】一文搞懂机器学习中的转换器和估计器(附案例)背景知识2:机器学习中的管道机制简介:转换器用于数据的预处理和特征工程
数据杂坛
·
2023-12-31 14:36
机器学习
python
机器学习
开发语言
【vim
学习系列
文章 3.1 -- vim 删除 ^M】
请阅读【嵌入式开发学习必备专栏之VIM专栏】文章目录^M来源^M删除^M来源在Vim中打开文件时,您可能会遇到行尾的^M字符,这通常是因为文件使用了Windows风格的回车换行符(CRLF),而不是Unix/Linux风格的换行符(LF)。在Vim中,^M实际上是回车符(CarriageReturn,CR)的可见表示。^M删除为了删除所有行尾的^M字符,您可以使用Vim的替换命令::%s/\r$/
CodingCos
·
2023-12-31 13:55
#
vim
学习系列文章
vim
学习
编辑器
vim
删除
M
机器
学习系列
- 3. 数据预处理
一.KNN优缺点及KD-Tree1)KNN优缺点:KNN的主要优点有:理论成熟,思想简单,既可以用来做分类也可以用来做回归天然解决多分类问题,也可用于回归问题和朴素贝叶斯之类的算法比,对数据没有假设,准确度高,对异常点不敏感由于KNN方法主要靠周围有限的邻近的样本,而不是靠判别类域的方法来确定所属类别的,因此对于类域的交叉或重叠较多的待分样本集来说,KNN方法较其他方法更为适合KNN的主要缺点有:
小蘑菇1962
·
2023-12-31 07:31
机器
学习系列
11:减少过拟合——L1、L2正则化
如果我们注意到模型在训练集上的表现明显优于模型在测试集上的表现,那么这就是模型过拟合了,也称为highvariance。产生的过拟合的原因是对于给定的训练集数据来说,模型太复杂了。有几种可以减少过拟合的方法:收集更多的训练数据(通常可行性不大)通过正则化引入对模型复杂度的惩罚选择一个含有较少参数的简单模型减少数据的维度假设模型的参数是向量w,那么L1和L2正则化的定义如下。L1正则化通常会产生更稀
加百力
·
2023-12-30 18:04
深度学习
机器学习
深度学习
人工智能
机器
学习系列
06:决策树
如果你很关心模型的可解释性,那么决策树(DecisionTree)算法当之无愧为首选。决策树算法如何工作套用西瓜书上的一个图来说明决策树算法是如何工作的:我们挑选西瓜时,都会考虑西瓜脐部、色泽、根蒂以及敲一敲听声音等因素(特征),决策树就是对这些考虑因素进行逐个拆解,从而判断西瓜(样本)是好瓜还是坏瓜(类别)。从上面来看,这些特征好像都是离散型的,对于Iris数据集中数值特征来说,我们可以设定一个
加百力
·
2023-12-30 07:00
深度学习
机器学习
决策树
人工智能
机器
学习系列
13:通过随机森林获取特征重要性
你可能需要参考:《机器
学习系列
06:决策树》这种方法无需对特征做归一化或者标准化预处理,也不假设数据集是否线性可分。以红酒数据集为例。我们可以直接通过feature_impor
加百力
·
2023-12-30 07:58
深度学习
机器学习
随机森林
人工智能
机器
学习系列
12:减少过拟合——降维(特征选择)
对于不支持正则化的模型来说,我们可以通过降低数据的特征维度来减小模型复杂度,从而避免过拟合。有两种降维方法:特征选择(featureselection):从原始特征集中选择一部分特征子集。特征抽取(featureextraction):从现有的特征集中抽取信息形成新的特征空间。顺序特征选择是一种贪心算法,它通过自动选择与问题最相关的特征子集来提升计算效率,剔除不相关的特征或噪声数据来降低模型泛化误
加百力
·
2023-12-30 07:32
深度学习
机器学习
人工智能
机器
学习系列
10:数据预处理——特征缩放
这里我们要换使用UCI上面的红酒数据集了。下载地址:https://archive.ics.uci.edu/dataset/109/wine这个数据集含有三种不同的红酒,共178个样本,每个样本由13个不同化学属性。我们首先将数据集分层采样划分70%出来作为训练集,剩余30%用作测试集。特征缩放(featurescaling)是数据预处理步骤中及其容易被忽略的一步。除了决策树和随机森林这两种不需要
加百力
·
2023-12-30 07:02
深度学习
机器学习
人工智能
上一页
3
4
5
6
7
8
9
10
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他