ZYNQ总目录

Zynq上用Lwip接收命令，发送数据

趁着假期，把Lwip做了一个初步的了解。主要的学习资源都来自于Xilinx的官方例子，还有FPGADesigner同学的blog。年纪大了，一边带孩子一边学习，效率实在低。还有很多地方搞不明白，只有在以后的日子里慢慢补。一、设计PL端产生数据，发送到双口RAM，写完数据后给一个done信号到gpio，gpio接收信号，产生中断，PS端将RAM里的数据用网口发送到上位机。上位机通过网口下发PL端写数
头有点晕™·2023-11-19 06:17

ZYNQ多通道数据采集与LWIP传输系统

Zynq数据采集系统一、系统设计系统结构如图所示。PS将网络传输进来的参数通过BRAM传递到PL；PL将AD采样数据通过DMA传输到PS，PS收到中断后通过LWIP发送到上位机。
Xionq·2023-11-19 06:44

ISP 图像信号处理器数字IP实现

ZynqMP-ISPDemo基于KV260(ARM+FPGA)平台，设计实现了CIS(AR1335接在IAS1口)配置，MIPI接收，ISP处理，DP显示。3MP-RAW10@30FPS。
Ryan_bian·2023-11-18 20:45

adb shell settings高级指令设置系统属性所有的指令汇总+注释

adbshellsettings高级指令设置系统属性所有的指令汇总目录系统设置（system）安全设置（secure）全局设置（global）删除设置帮助示例应用屏幕超时时间自动旋转屏幕通知光触觉反馈动画缩放定位服务
幸福的达哥·2023-11-17 18:14

Banana Pi BPI-W3之 RK3588 开源硬件开发板调试imx415摄像头

一、环境[RK3588从入门到精通]专栏总目录soc：rk3588sensor：imx415board:ArmSoM-W3linux：5.10二、imx415简介品牌：SONY型号：IMX415接口：MIPICSI
Banana Pi开源硬件·2023-11-17 18:07

《Scratch等级考试（1~4级）历届真题解析》专栏总目录

❤️专栏名称：《Scratch等级考试（1~4级）历届真题解析》专栏介绍：中国电子学会《全国青少年软件编程等级考试》Scratch等级考试（1~4级）历届真题解析。订阅专栏：原价99.9，火爆订阅中，前100订阅19.9。订阅后可阅读专栏内所有文章，本专栏持续更新中，欢迎订阅！Scratch编程一级序号日期直达链接12019年12月https://blog.csdn.net/gozhuyinglo
码农StayUp·2023-11-17 16:48

67.（cesium篇）cesium绕中心点旋转（基于当前视图信息）

地图之家总目录（订阅之前请先查看该博客）完整代码工程包下载，运行如有问题，可“私信”博主。效果如下所示：下面献上完整代码，代码重要位置会做相应解释<htmllang
GIS之家家长·2023-11-17 12:35

计算机组成原理_定点数的运算

计算机组成原理总目录定点数的运算1.移位运算（1）算术移位：面向有符号数，移位过程中符号位不变（2）逻辑移位：无视符号位，左移右移均添0（3）循环移位：分为【不带进位标志CF的循环移位】和【带进位标志CF
小-黯·2023-11-17 07:36

ZYNQ-RAM

RAM是FPGA中常用的基础模块，可广泛应用于缓存数据。本实验主要介绍RAM的读写操作。Xilinx在VIVADO已经提供RAM的IP核，通过IP核例化一个RAM,根据RAM的的读写时序来写入和读取RAM中存储的数据。通过在线逻辑分析仪Ila，观察RAM的读写时序和RAM中读取的数据。1、创建Vivado工程新建ram_tst工程，然后再工程添加RAMIP,具体步骤如下：1）点击IPcatalog
冬日暖杨杨·2023-11-17 04:07

ZYNQ之FPGA 片内RAM读写测试实验

文章目录前言一、添加RAMIP核二、编写测试程序三、添加ILA四、分配管脚五、Simulator仿真六、硬件调试总结前言本实验的主要内容是介绍如何使用FPGA内部的RAM以及程序对该RAM数据的读写操作。Vivado软件中提供了RAM的IP核,我们只需通过IP核例化一个RAM，根据RAM的读写时序来写入和读取RAM中存储的数据。一、添加RAMIP核首先创建一个名为ram_test的工程，具体的步骤
西岸贤·2023-11-17 03:36

【ZYNQ】从入门到秃头07 FPGA 片内 RAM && ROM 读写测试实验

文章目录FPGA片内RAM读写测试实验实验原理创建Vivado工程RAM的端口定义和时序测试程序编写VerilogIO约束Testbeachsimulation仿真板上验证添加ILAIP核生成bitstreamFPGA片内ROM读写测试实验创建ROM初始化文件添加ROMIP核ROM测试程序编写绑定引脚testbeach仿真FPGA片内RAM读写测试实验实验原理Xilinx在VIVADO里为我们已经
“逛丢一只鞋”·2023-11-17 03:05

ZYNQ 通过GP总线读取PL端RAM存储的数据

一，RAM介绍1，BRAM（BlockMemory）是zynqPL端的存储RAM单元，可以配置为双口RAM，用于实现Zynq中PS端到PL端的数据交互和共享，也就是将数据写入共同可访问的数据空间，PS和
寒听雪落·2023-11-17 03:35

ZYNQ IP核之RAM

Xilinx7系列器件内部的BRAM全部是真双端口RAM（TrueDual-Portram，TDP），这两个端口都可以独立地对ZYNQPL部分的BRAM进行读/写。也可
m0_46521579·2023-11-17 03:34

ZYNQ&FPGA RAM IP核实验

RAMIP核介绍RAM的英文全称是RandomAccessMemory，即随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，其读写速度是由时钟频率决定的。RAM主要用来存放程序及程序执行过程中产生的中间数据、运算结果等。
Nadukab·2023-11-17 03:34

Xilinx ZYNQ学习笔记（2）——PS端读写单口BRAM

ZYNQ的每一个BRAM大小为36KB，7020的BRAM有140个（4.9M），7030有265个（9.3M），7045有545个（19.2M）。
TerayTech·2023-11-17 03:34

【FPGA】zynq 单端口RAM 双端口RAM 读写冲突 写写冲突

RAMRAM读写分类RAM原理及实现RAM三种读写模式不变模式写优先读优先单端口RAM伪双端口RAM真双端口RAM读写冲突和写写冲突读写冲突写写冲突总结：RAMRAM的英文全称是RandomAccessMemory，即随机存取存储器，简称随机存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址的存储单元中读出数据，其读写速度是由时钟频率决定的。具体的分类讲解可以看SDRAM
Z小旋·2023-11-17 03:29

MySQL—约束：外键约束、语法（添加外键、删除外键）和删除/更新行为（CASCADE、SET NULL和图形化界面删除/更新）

版本修改说明20230406初版本课程的笔记已经更新完毕，各位可以通过点击《黑马程序员MySQL数据库入门到精通，从mysql安装到mysql高级、mysql优化》学习笔记总目录查看所有知识点，同时也能免费下载学习笔记和思维导图
放下华子我只抽RuiKe5·2023-11-17 02:09

AXI协议详解（四）

本周我们将在ZYNQ中测试一下之前的从机是否真的能满足功能，回复AXI4可以获取最新的rtl设计以及zynq下的测试环境，有条件的朋友可以实际看下效果~先说最重要的部分，本次测试发现之前的从机的几处错误
TechDiary·2023-11-16 21:00

Linux java进程CPU占用过高解决方案

总目录一.前言:二.模拟java程序CPU过高1修改代码为死循环2部署在linux上访问该接口根据top命令查看CPU参数3通过ps命令查看这个程序的线程信息,tid代码线程ID，time代表这个线程的已运行时间
一只可爱的委屈翁·2023-11-16 20:37

Xilinx Zynq UltraScale系列高端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供5套工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优缺点4、详细设计方案设计原理框图OV5640及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正AXI4-StreamSubsetConverterVDMA图像缓存DP输出5、vivado工程1：Xczu4ev版本FPGA逻辑设计Vi
9527华安·2023-11-16 16:23

深入理解强化学习——马尔可夫决策过程：马尔可夫奖励过程-[回报]

分类目录：《深入理解强化学习》总目录在马尔可夫过程的基础上加入奖励函数和折扣因子，就可以得到马尔可夫奖励过程（MarkovRewardProcess）。
von Neumann·2023-11-16 02:56

ucos iii在zynq上的移植

介绍软件要求硬件要求硬件设计步骤1.调用VivadoIDE和创建项目步骤2.创建一个IP集成器设计第3步：添加和设置ZYNQ处理器系统的IP块步骤4.自定义ZYNQ块我们的设计第5步：添加软外设第6步：
kobesdu·2023-11-16 01:24

进程管理

彩蛋操作系统总目录戳我进程进程的概念进程的定义程序:就是一个指令序列。程序段、数据段、PCB三部分组成了进程实体(进程映像)。
KerberosHell·2023-11-16 00:48

【MySQL管理】：Replication主从复制（一）：异步复制

所有MySQL文章的目录为：总目录https://blog.csdn.net/zyplanke/article/details/102968014本文介绍MySQL中主从复制Replication种最基础也是最重要的异步复制的搭建过程
zyplanke·2023-11-15 12:46

13.（vue3.x+vite）组件间通信方式之provide与inject

前端技术社区总目录（订阅之前请先查看该博客）示例效果依赖注入Provide/Inject在父子组件传递数据时，通常使用的是props和emit，父传子时，使用的是props，如果是父组件传孙组件时，就需要先传给子组件
地图之家家长·2023-11-15 11:47

ZYNQ_project：ram_dual_port

伪双端口ram：写端口：clk_w,en_A,we_A,addr_A,din_A;读端口:clk_r,en_B,addr_B;dout_B.设计读写模块，写入256个数据，再读出256个数据。输入时钟100Mhz，输出时钟50Mhz。多bit数据，高速时钟域到低速时钟域处理。模块框图：代码：moduleram_real_wr(inputwireclk_w,inputwireclk_r,inputw
warrior_L_2023·2023-11-15 11:05

Xilinx Zynq 7000系列中端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供5套工程源码和技术支持

MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存AXI4-StreamtoVideoOutHDMI输出5、vivado工程1：Zynq7020
9527华安·2023-11-15 10:22

ultrascale+mpsoc系列的ZYNQ中DDR4参数设置说明

ultrascale+mpsoc系列的ZYNQ中DDR4参数设置说明标题1概述标题2讲述平台标题3ZYNQ的DDR设置界面参数标题4DDR参数界面说明如下标题1概述本文用于讲诉ultrascale+mpsoc
风中月隐·2023-11-15 09:29

petalinux使用串口传输文件到板子

我ZYNQ板子无网口，无USB,无SD卡，无EMMC，只有串口和flash，为了调试处理：一，先新建一个app，一起编译到根文件系统到时候一起烧写到flash里面二，下载链接：lrzsz.
寒听雪落·2023-11-15 07:03

ZYNQ调试w25q128bv做flash启动系统

其中烧写和配置的时候，image.ub.bin偏移地址都是0x520000烧写，然后启动U-Boot2018.01-00083-gd8fc4b3b70(Nov132023-03:29:36+0000)XilinxZynqZC702Board
寒听雪落·2023-11-15 07:33

非petallinux操作的xilinx zynqmp openamp核间通信框架搭建核测试（APU ：linux2021 + rpu1（裸机)）

不使用petallinux构建apu核rpu之间的核间通信一：首先需要在RPU中创建openamp裸机程序：居于openamp框架实现rpmag通信打开vitis平台将xsa导入并创建平台工程，然后再平台工程中找到platform.spr文件并打开，可以看到平台添加的cpu核支持包：首先需要在平台下面对应的芯片中，打开boardsupport支持包（modifyBSPsetting），选中里面的l
kissskill·2023-11-15 06:00

vs2010项目属性配置

vs2010中默认建立C++项目，则解决方案总目录下包含一个sln和一个项目文件夹，在vs2010编译器中生成debug和release解决方案后，总目录下还会生成对应的debug和release目录，
dawing38·2023-11-15 03:29

Hugging Face实战-系列教程8：GLUE数据集/文本分类上（NLP实战/Transformer实战/预训练模型/分词器/模型微调/模型自动选择/PyTorch版本/代码逐行解析）

HuggingFace实战系列总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在JupyterNotebook中进行本篇文章配套的代码资源已经上传下篇内容：HuggingFace实战-系列教程9：
机器学习杨卓越·2023-11-15 00:52

OpenShift - 利用容器的特权配置实现对OpenShift攻击，以及如何使用 PSA 和 RHACS 防范风险

《OpenShift/RHEL/DevSecOps汇总目录》说明：本文已经在OpenShift4.14的环境中验证本文是《容器安全-利用容器的特权配置实现对Kubernetes攻击》的后续篇，来介绍在OpenShift
dawnsky.liu·2023-11-14 11:06

OpenShift 4 - 对 OpenShift 的 etcd 数据库加密

《OpenShift/RHEL/DevSecOps汇总目录》说明：本文已经在OpenShift4.14的环境中验证文章目录加密etcd数据库验证加密的etcd数据库解密etcd数据库加密etcd数据库OpenShift
dawnsky.liu·2023-11-14 11:31

ZYNQ实验--Petalinux--Linux C 编程入门

LinuxC编程入门  在Windows下我们可以使用各种各样的IDE进行编程，比如强大的VisualStudio。Ubuntu下也有一些可以进行编程的工具，但是大多都只是编辑器，也就是只能进行代码编辑，如果要编译的话就需要用到GCC编译器，使用GCC编译器肯定就要接触到Makefile。本文就讲解如何在Ubuntu下进行C语言的编辑和编译、GCC和Makefile的使用和编写。实验环境：Ubun
伊丽莎白鹅·2023-11-14 08:56

【1000+套项目源码+论文】 “毕业设计成功攻略：源码目录与选题精要“ 毕业设计源码，毕业设计选题。源码目录，具体运行情况。

计算机类同学想要快速找到自己需要的毕设项目看这里毕业设计项目源码，毕业设计选题，源码目录(总目录)摘要：在毕业设计之旅中，题目选择、源码目录规划以及选题决策都是至关重要的环节。
CV工程师HYJones·2023-11-14 03:47

Python基础——第三章：Python判断语句

教程链接：黑马程序员最新Python教程，8天python从入门到精通，学python看这套就够了Python基础模块总目录第一章：你好Python第二章：Python基础语法第三章：Python判断语句第四章
c0rdXy·2023-11-14 03:37

RK3568平台开发系列讲解（Linux系统篇）Linux 目录结构

返回专栏总目录文章目录一、VFS二、分区结构三、挂载mount四、目录结构沉淀、分享、成长，让自己和他人都能有所收获！本篇我们从目录管理入手，会更直观的理解linux的目录结构。
内核笔记·2023-11-14 00:05

petalinux添加AD9361驱动

文章目录一、准备工具二、步骤需要petalinux2016.2包含AD9361驱动的Linux内核（xcomm_zynq_4_4）一、准备工具ADI提供的AD9361Linux驱动：https://wiki.analog.com
行走的X君·2023-11-13 22:47

linux下c网络编程实现串口与网口的信息透传_基于AD9361的简易频谱分析仪设计与实现...

本文设计了基于ZYNQ系列SoC(Systemonchip)和AD9361实现的简易频谱分析仪，频谱数据可以通过串口发送给上位机，并在上位机中通过MATLAB进行数据处理和分析。
weixin_39612057·2023-11-13 22:16

AD9361+zedboard(ZYNQ7020)的SDK工程(上)

1.准备工具vivado2018.3HDL源码：https://wiki.analog.com/resources/fpga/docs/releasesno_os：https://github.com/analogdevicesinc/no-OS注意：HDL源码下载的版本要与vivado一致，我这里是2018.3HDL版本选择2.构建vivado工程2.1编译源文件解压下载的HDL文件的压缩包进入
qq_35398084·2023-11-13 22:14

【UDS】ISO14229之0x27服务

文章目录前言一、理论描述二、使用步骤1.总述2.请求3.响应总结->返回总目录3km/h，电源过欠压时候，请求服务，ECU便回复该NRC）NRC24：请求顺序不正确（不按套路出牌，一上来就请求2702去对比密钥了
&春风有信·2023-11-13 20:27

AutoSar实战营 - 总目录

一、前言欢迎大家来学习《AutoSar实战营》专栏，该篇为总目录，方便以后大家直接进入需要学习的文章。
&春风有信·2023-11-13 20:27

《AutoSar实战》DIO配置

文章目录前言一、配置过程1，选择引脚2，DIO模块配置1）新建DioChannel3，PORT模块配置4，保存并生成DIO，PORT模块二、实现并验证1，调用函数接口2，示波器测量周期总结->返回总目录返回总目录
&春风有信·2023-11-13 20:27

zynq双核AMP实验之cpu1唤醒代码

一·多核CPU的运行模式    从软件的角度看，多核处理器的运行模式有AMP（非对称多处理）、SMP（对称多处理）和BMP（受约束多处理）三种运行模式。    AMP运行模式指多个内核相对独立的运行不同的任务，每个内核相互隔离，可以运行不同的操作系统（OS）或裸机应用程序。    SMP运行模式指多个处理器运行一个操作系统，这个操作系统同等的管理多个内核，如PC电脑。    BMP运行模式与SMP
卡ka罗特·2023-11-13 14:16

ZYNQ PS端的Cache问题

ZynqCache问题的解决方法-Kevin_HeYongyuan-博客园(cnblogs.com)zynq双核AMP实验之cpu1唤醒代码_xil_settlbattributes-CSDN博客内存与
NoNoUnknow·2023-11-13 14:07

Xilinx DDR3 MIG系列——Xiinx DDR3官方手册ds176_7series_MIS

针对XilinxZynq-7000AllProgrammableSoCand7seriesFPGAs，提供了两份官方手册，
小灰灰的FPGA·2023-11-13 09:05

【ZYNQ】从入门到秃头06 Vivado下的IP核MMC/PLL实验

文章目录实验原理创建Vivado工程仿真板上验证生成其他PLL信号很多初学者看到板上只有一个50Mhz时钟输入的时候都产生疑惑，时钟怎么才50Mhz？如果要工作在100Mhz、150Mhz怎么办？其实在很多FPGA芯片内部都集成了PLL，其他厂商可能不叫PLL，但是也有类似的功能模块，通过PLL可以倍频分频，产生其他很多时钟。本实验通过调用PLLIPcore来学习PLL的使用、vivado的IPc
“逛丢一只鞋”·2023-11-12 19:57

ZYNQ_project:IP_ram_pll_test

例化MMCMip核，产生100Mhz，100Mhz并相位偏移180，50Mhz，25Mhz的时钟信号。例化单口ram，并编写读写控制器，实现32个数据的写入与读出。模块框图：代码：moduleip_top(inputwiresys_clk,inputwiresys_rst_n,outputwire[7:0]douta,outputwireclk_100Mhz,outputwireclk_100Mh
warrior_L_2023·2023-11-12 19:22
上一页 9 10 11 12 13 14 15 16 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他