ZYNQ系列学习

【Aurix系列学习】TC264D最小系统搭建—时钟电路和外部器件

目录系统时钟简介CGU（ClockGenerationUnit）CCU（ClockControlUnit）电路原理图其它外设TC264最小系统的大部分我们都在前面介绍了，只剩下了时钟电路和外部器件。下面我们来介绍一下系统时钟简介对于一个单片机来说，时钟单元一定是最重要的一部分，因为它相当于单片机的心脏。TC264单片机的时钟单元叫做时钟及时钟控制单元（CCU），这个单元用来生成系统所需要的多种时钟
Mr.Idleman·2022-11-13 09:32

ps读写ddr3里面的数据 zynq_DDR3读写数据调试

本文对XilinxVivado中提供的DDR3控制器IP核模块进行例化，实现基本的DDR3读写操作。并使用在线逻辑分析仪查看有规律变化的DDR3数据读写时序。1.DDR3控制器IP接口时序DDR3控制器IP核用于衔接DDR3芯片和FPGA的用户逻辑，DDR3控制器与FPGA用户逻辑之间有一套简单易用的接口，以下为UserInterface的基本时序。1.1Command时序首先，关于UserInt
weixin_39551993·2022-11-10 13:43

机器学习【吴恩达|周志华|李宏毅|算法】清单 #收藏#

网络转自：https://blog.csdn.net/julialove102123/article/details/78729602系列学习记录：1、吴恩达机器学习系列；2、李宏毅机器学习课程；3、周志华西瓜书
guomutian911·2022-11-04 09:59

Ultra96-V2入门使用(裸机)

是基于XilinxZynqUltraScale+MPSOC系列的芯片，具体使用的是：Xili
风间琉璃•·2022-11-03 13:02

记一次ZYNQ板卡无法启动问题的调试过程

1.现象板卡上电无法从QSPI启动，板卡为调试板卡，没有复位系统，QSPIFLASH中已经烧写boot.bin,要成功启动，分为下面四个阶段，首先bootrom上电后会根据bootmode(由配置MIO的管脚电平组合决定，即跳线帽)，从对应的启动介质中读取镜像，读取开始的时候会先读取头部信息，如果成功则才会load启动代码，将fsbl读到ocm运行，然后由fsbl去启动uboot。2.调试过程2.
Oh_my_God_L_C·2022-10-27 09:41

MobileNet V1 V2系列学习笔记

MobileNet系列详解MobileNetV11.主要贡献提出了深度可分离卷积结构，大大减小了计算量和模型的大小。2.深度可分离卷积标准卷积的作用是过滤特征并合并，而深度可分离卷积将标准卷积的过滤与组合分开做，分解为：深度卷积(Depthwise)和逐点卷积(Pointwise)。深度卷积对每个输入通道应用单个过滤器逐点卷积(1×1卷积)创建线性组合上图右边是深度可分离卷积对Depthwise和
ToLiveXX·2022-10-25 17:01

【正点原子FPGA连载】第二章 实验平台简介 -摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0

1）实验平台：正点原子领航者ZYNQ开发板2）平台购买地址：https://item.taobao.com/item.htm?
正点原子·2022-10-25 07:26

ZYNQ HDMI输出实验——FPGA Vitis篇

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录1.前言1.1HDMI介绍1.2TMDS介绍1.3HDMI传输周期2.Vivado工程的编写3.Vitis工程的编写A.工程源码下载1.前言1.1HDMI介绍HDMI是（HighDefinitionMultimediaInterface）的缩写，意思是高清晰度多媒体接口，是一种数字化视频/音频接口技术，适合影像传输的专用型数字
BIGMAC_1017·2022-10-25 07:24

ZYNQ从vitis生成linux系统编译启动文件

一，vivado到vitis流程ZYNQMPSoC芯片的特点是，需要fsbl来引导uboot。fsbl全称为FirstStageBootLoader，是用户可以接触到的最早的启动部分。
寒听雪落·2022-10-25 07:53

【音视频开发之起始】

因为博主一直从事的是专业音响、乐器等音频领域行业，后面博主准备转行专心做音视频开发，后面会记录一系列学习过程。
大树学长·2022-10-23 07:13

zynq 7000 的HDMI 显示SD卡内图片文件

本文是zynq7000的HDMI显示实验一文的继续，在上文中显示的内容包含在代码中，而本文直接显示SD卡里的BMP图片文件。你必须先完成了zynq7000的HDMI显示实验，才能本实验。
leon_zeng0·2022-10-18 08:50

【稀缺资源】基于FPGA的CameraLink OUT视频案例

本篇文章我们将重点分享CameraLinkOUT的视频案例，提供给广大用户朋友做一个参考作用，可以迅速运用到前段时间发布的TL6678ZH-EVM（C6678+Zynq-7045/7100）评估板中，在上周创龙积极进行了
Tronlong创龙·2022-10-18 08:19

基于插值算法和Gardner定时误差检测的OOK信号定时同步的FPGA实现

我们的目标是用外部提供50MHz时钟的zynq7100芯片实现400MHz采样频率和100Mbps的OOK数字基带信号的定时同步。  采用传统的锁相环技术实现定时同步时，本地时钟需要有较高的频率。
Chenxr32·2022-10-17 10:43

Java高阶数据结构之AVL树

文章目录一、AVL树的概念二、插入三、旋转3-1LL型(右单旋)3-2RR型(左单旋)3-3LR型(左右双旋)3-4RL型(右左双旋)四、删除五、性能分析六、完整代码提示：以下是本篇文章正文内容，Java系列学习将会持续更新一
一只咸鱼。。·2022-10-15 01:08

Xilinx DPU 新玩法，加速 AI 应用落地

它包含一组高度优化的指令，并支持大多数卷积神经网络，例如VGG、ResNet、GoogLeNet、YOLO、SSD、MobileNet、FPN等，可将DPUIP作为一个模块集成到所选Zynq®-7000SoC
米尔MYIR·2022-10-14 18:55

单细胞多组学系列学习笔记汇总

image.png单细胞转录组数据分析Seurat包学习笔记Seurat包学习笔记（一）：GuidedClusteringTutorialimage.pngSeurat包学习笔记（二）：IntegrationandLabelTransferimage.pngSeurat包学习笔记（三）：Analysisofspatialdatasetsimage.pngSeurat包学习笔记（四）：Usingsc
Davey1220·2022-10-13 18:38

ZYNQ 定时器中断实验——FPGA Vitis篇

中断介绍2.1.SGI中断（软件产生中断）2.2.PPI中断（CPU私有外设中断）2.3.SPI中断3.Vivado工程编写4.Vitis工程编写5.实验总结6.工程源码下载1.前言本实验介绍如何使用ZYNQ
BIGMAC_1017·2022-10-10 09:41

10个步骤成为K8S云原生工程师

本文将提供一系列学习路径和资源，涵盖在K8s集群上运行应用程序微服务的不同方面
数据湖·2022-10-06 10:00

ZYNQ飞控设计-PX4开发环境搭建

PX4开发环境搭建PX4源码的下载编译Linux下的环境变量配置自己的工作环境设置别名PX4源码的下载编译PX4源码下载完成后，使用make指令编译不成功。分析原因如下：我的系统安装了linux版的Vivado2018.3,此软件安装后，会在用户路径下使用脚本添加环境变量，即在/home/gsl下的.banshrc文件内使用如下添加Vivado使用的工具。source/tools/Xilinx/V
weixin_36150979·2022-10-05 07:15

ZYNQ EMIO UART串口实验

在市面上能见到的zynq教程中，看的到的uart实验，都是使用的MIO，这是最简单的，但是有一个问题，那就是MIO是只连接到PS的，对PL端口是透明的，这就产生了一个问题：当我想使用任意分配在引脚的UART
JimmyMcgilI·2022-10-04 17:27

ZYNQ之路--程序固化教程

我们刚开始使用ZYNQ时，习惯使用JTAG在线将ZYNQ的PS和PL部分的配置文件烧录进ZYNQ，这样方便我们进行调试，但是却带来了掉电配置文件丢失的问题，因此，在我们学习ZYNQ的路上，必须要学会如何把配置文件保存进非易失的存储器件当中去
背影疾风·2022-10-02 07:57

ZYNQ之路--带你弄明白Vivado设计流程

目录界面介绍设计流程设计综合实现生成比特流其它结尾哈喽大家好，这一篇ZYNQ之路我想给大家介绍一下Vivado的入门级使用。为什么要写这篇博客呢？当然不是因为水啦！
背影疾风·2022-10-02 07:57

zynq tcp如何从网口发数据_ZYNQ_PL与PS的DDR交互

ZYNQ7000系列中PS端与PL端的通信都是通过AXI总线进行连接的，利用好AXI协议是PS与PL交互的基础，因此设计这个实验来进一步了解两者间的通信。
weixin_39658900·2022-10-02 07:56

linux怎么读zynq的ddr数据,Zedboard & Zynq 图像采集 视频开发 (三) AXI4总线读写DDR

/*-----------------------------------------------------------------------CONFIDENTIALINCONFIDENCEThisconfidentialandproprietarysoftwaremaybeonlyusedasauthorizedbyalicensingagreementfromEEPROM.Intheeve
许来西·2022-10-02 07:56

ZYNQ进阶之路12--自定义AXI-FULL IP实现PL端向DDR3写数据和PS端实现高速通讯

ZYNQ进阶之路12--自定义AXI-FULLIP实现PL端向DDR3写数据和PS端实现高速通讯导语配置PS端新建工程按照如下步骤配置PS端自定义AXI-FULLIP自定义AXI-LiteSlave代码
鹏哥DIY·2022-10-02 07:50

ZYNQ进阶之路13--自定义AXI-FULL IP实现PS和PL双向高速通讯

ZYNQ进阶之路13--自定义AXI-FULLIP实现PS和PL双向高速通讯导语实现步骤结语导语不好意思，这篇博文又来晚了，是繁忙阻碍了博主博客的更新，其实博主想要有好多关于技术的话要说，奈何文采有限，
鹏哥DIY·2022-10-02 07:19

ZYNQ之路--制作AXI4 接口IP的思路

这篇ZYNQ之路给大家带来使用AXI总线读写DDR的介绍，此篇博客的意义在于：AXI总线基础学习PL-PS交互学习创建带有AXI总线接口的IP核理解AXI总线IP的移植PL与PS交互方式上面的图片展示了
背影疾风·2022-10-02 07:18

ZYNQ7000学习 7 创建并调用处理器外设的IP核

ZYNQ7互联使用的是A
夜幕下的灯火·2022-09-22 14:59

PyTorch深度学习实践 系列学习笔记小结

本系列从梯度下降开始到卷积神经网络结束。写这个小结作为该系列课程快速回忆核心要点的一个笔记，帮助自己（习惯性输出后脑袋变空，遗忘严重orz）以后再复习，也希望能帮助到正在学习这个课程或同样复习的小伙伴。温故而知新哇！通过再次复习回忆该课程的笔记，越发佩服刘二大人的思路，太条理清晰啦！学习的内容真的是一个循序渐进的过程。我是一个初出茅庐的小白，即将踏上未知的科研道路。以后希望能从事算法岗，目前我的学
咯吱咯吱咕嘟咕嘟·2022-09-21 07:18

Spring Boot 系列一：Spring boot的概念及其优点

前言：今天叶秋学长带领大家一起进入SpringBoot系列学习，在这里学长想问大家什么是Springboot？以及它有什么优点？
叶秋学长·2022-09-20 08:35

Kubernetes实录-目录归档

如下是该系列学习研究记录的目录，用于快速导航定位。第一
毛小威·2022-09-17 13:48

K8S系列学习之私有镜像库搭建和使用

Kubernetes学习路上的那些事儿，很有必要分享出来为什么要搭建私有镜像仓库无论我们使用dockerpull【具体镜像名称】命令拉取镜像，还是在Kubernetes中编写yaml文件的时候，使用image:【具体镜像名称】，其实都是从docker公共镜像仓库拉取的，一般公共镜像仓库中有很多通用的镜像文件，比如MySQL，Redis，Nginx，busybox等等。但是对于一个私有项目来说，不可
tianyangqi·2022-09-15 18:03

K8S系列学习之DockerHub自有镜像库搭建和使用

Kubernetes学习路上的那些事儿，很有必要分享出来为什么要搭建私有镜像仓库无论我们使用dockerpull【具体镜像名称】命令拉取镜像，还是在Kubernetes中编写yaml文件的时候，使用image:【具体镜像名称】，其实都是从docker公共镜像仓库拉取的，一般公共镜像仓库中有很多通用的镜像文件，比如MySQL，Redis，Nginx，busybox等等。但是对于一个私有项目来说，不可
tianyangqi·2022-09-15 18:02

K8S系列学习之Jobs实战

Kubernetes学习路上的那些事儿，很有必要分享出来什么是Jobs此Jobs并不是“乔帮主”，也不是“养家糊口的工作”，而是k8s集群中的一种特殊的pod，即创建pod来执行一个具体的任务，可以是在某种情况下触发的任务，比如启动失败再次重新创建，也可以是执行一个具体任务，比如计算圆周率，完成任务后可根据参数设置删除此pod等等。老习惯，上官网再瞧瞧“原汁原味”的定义，虽说可能有些拗口和理论化，
tianyangqi·2022-09-15 18:32

zynq-7000 vivado之address editor的使用

文章目录addresseditor的使用本文作为vivado使用过程中的注意事项做记录之用;addresseditor的使用该界面应用于zynq-7000处理器挂载于总线系统的编址界面,此编址旨在向SDK
yb_voyager·2022-09-15 14:01

Zynq-7000 AMP运行模式下的软件切换及多版本固化运行

Zynq平台AMP运行模式下的软件切换及多版本固化运行1.Zynq双裸核AMP运行环境构建11.1Zynq架构概要11.2Zynq启动与配置21.2.1启动流程概述31.2.2PS硬件启动阶段31.2.3PS
yb_voyager·2022-09-15 14:31

zynq7000 中断原理分析及IO中断解析

Zynq7000中断分析文章目录Zynq7000中断分析GIC及中断机理Crotex-A9常用汇编指令Zynq中断控制GPIO中断控制单IP双通道单IP多位双IP中断源GIC及中断机理Crotex-A9
yb_voyager·2022-09-15 14:31

Zynq-7000基于zynq平台裸跑LWIP协议栈的详解(万字长文)

1.LWIP协议栈··11.1LWIP库··21.2LwIP原理分析··31.2.1动态内存管理··31.2.2数据包pbuf41.2.3网络接口··71.3PS的千兆以太网控制器··72.硬件部署··92.1Ethernet硬件设计··92.2Vivado工程创建··103.软件设计··133.1LwIPechoServer133.2EthernetServer构建··153.2.1系统平台··
yb_voyager·2022-09-15 14:31

Zynq-7000 信号，接口，引脚

引脚供电PS和PL供电相互独立，但是PS供电必须在PL之前PS-PLMIO-EMIO信号和接口MIO是I\O外设连接的基础。但是MIO引脚个数只有54个。通过配置可将I\O信号连接到MIO引脚，通过EMIO接口，也可将PS内的I\O外设连接到PL中（包含PL器件引脚）。允许PS内的I\O外设控制器与PL内的用户定制逻辑连接，这样可以访问更多的器件引脚（PL引脚）。I\O控制器的I\O多路复用信号是
yb_voyager·2022-09-15 14:01

Zynq-7000 PS重配置PL

环境搭建Zynq-7000的结构分为PS(ARM)和PL(FPGA)，当然也可以理解为PL作为一种外设挂载在PS端。
yb_voyager·2022-09-15 14:01

Zynq-7000 AXI总线接口和协议

amba_axi4.pdf，本文图片来源Zynq支持三种AXI总线，拥有三种AXI接口。
yb_voyager·2022-09-15 14:01

Zynq-7000 SoC内的互联结构

互联结构实现Zynq-7000SOC内PS内各个模块的连接,以及PS和PL的连接.基于AXI高性能数据通路的PS互联在PS内用于连接各个模块主要包含OCM互联单元和中央互联单元OCM互联centralInterconnect
yb_voyager·2022-09-15 14:00

Zynq-7000 SoC处理系统PS的构成

Zynq-7000SoC处理系统PS的构成应用处理器单元(APU)应用处理单元高性能特性,兼容ARM处理器即:存储器单元DDR控制器Quad-SPI控制器静态存储器控制器I/O外设两个三模式以太网控制器两个
yb_voyager·2022-09-15 14:00

系列学习 SpringCloud-Alibaba 框架之第 1 篇 —— Nacos注册中心

什么是Nacos？Nacos是阿里巴巴自研的用于在微服务架构中，用于发现、配置和管理微服务的架构。Nacos的关键特性包括：服务发现和服务健康监测，动态配置服务，动态DNS服务，服务及其元数据管理。官方文档地址：https://nacos.io/zh-cn/docs/what-is-nacos.html快速上手1、下载Nacos服务压缩包，并解压（目录不要有中文）目前最新版2.1.1（2022年9
流放深圳·2022-09-14 12:44

zynq-linux的相关脚本分析

米联客公司提供的zynq-linux的相关脚本分析，欢迎讨论。参考视频连接https://www.bilibili.com/video/BV1WE411g7dY?
qq_43222996·2022-09-13 08:21

ZYNQ7000 学习（二十一）ZYNQ7 双核处理的运行机制的原理和实现步骤

ZYNQ7双核处理的运行机制的原理和实现步骤ZYNQ7的PS系统有两个ARM处理器核，我们要发挥最大化系统性能，就要将这两个核合理分配都用起来。
夜幕下的灯火·2022-09-11 19:03

ZYNQ7000 学习 （十七）GPIO中断源的配置以及中断试验

视频十七：GPIO中断源的配置以及中断试验本视频的目的是和大家一起详细看看GPIO的中断源配置，以及从汇编代码层面带大家一起分析中断的过程情景。注意：这里的GPIO是包含MIO和EMIO的GPIO；中断源配置分析到产生52号中断；GPIO有128个，所以可以有128个52号中断，这些中断源“或”的关系产生中断请求。在上一个视频里面讲到了GPIO的输入输出的控制原理以及从寄存器层面和库函数层面分别做
夜幕下的灯火·2022-09-11 19:32

Zynq7000 USB2.0协议解析及USB控制器详解

USB2.0规范及控制器文章目录USB2.0规范及控制器USB2.0UniveraslSerialBusUSBHostUSB总线接口标准总线信号USB拓扑结构数据流模型数据编解码和位填充USB逻辑部件USB时间基准USB描述符USB设备USB设备供电方式USB设备分层USB设备插入检测机制USB设备状态USB总线枚举USB传输传输类型包(Packet)事务(transaction)传输(trans
yb_voyager·2022-09-11 19:32

修改 Zynq 7000 系列 CPU 主频到 800HMz（7045 和 7100）

目录调频分析时钟树修改调频首先看DataSheet进行确认，能不能配到800MHz的，是可以的用Frequencyscaling驱动的话，除了本身的驱动，还需要把CONFIG_CPUFREQ_DT编译进内核进入文件系统，就可以在/sys/devices/system/cpu/cpu0/cpufreq目录调频看一下当前频率cat/sys/devices/system/cpu/cpu0/cpufreq
荡失路的细路·2022-09-11 19:02

zynq的emio和axi_ZYNQ入门实例——三种GPIO应用、中断系统及软硬件交叉触发调试...

R语言DelphierlangverilogdartZYNQ入门实例——三种GPIO应用、中断系统及软硬件交叉触发调试一、前言Xlinx的ZYNQ系列SOC集成了APU、各种专用外设资源和传统的FPGA
weixin_39982933·2022-09-11 19:32
上一页 20 21 22 23 24 25 26 27 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他