E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ZYNQ
Xilinx
Zynq
7010 SOC NTP交叉编译及移植过程
一、针对petalinux2016.4交叉编译环境Linux系统:Ubuntu16.04LTSPetalinux版本:petalinux2016.4交叉编译工具:arm-linux-gnueabihf-gcc5.2.1ntp源码版本:ntp-4.2.8p12.tar.gz过程如下:1、ntp源码包下载地址http://www.ntp.org/downloads.html这里使用最新的ntp-4.2
GinkgoZ
·
2020-06-30 12:18
RF network on chips (RFNoC)片上网络浅析
因此,EttusResearch公司基于K-7和
Zynq
7000等系列
白楚
·
2020-06-30 12:35
无线通信
软件无线电
第七节,
ZYNQ
的启动原理和配置
ZYNQ
的启动原理和配置1启动过程设备配置包含用于初始化和配置ps和pl的所有方法及过程。
youbin2013
·
2020-06-30 09:46
zynq学习
ZYNQ
7020多网口不能工作在同一网段的问题与测试报告 -
ZYNQ
7021学习
测试环境
ZYNQ
7020的开发板上一共有五个以太网网口,分别给PL端网口配置了同网段的四个IP。
逸璞丷昊
·
2020-06-30 08:57
嵌入式开发
Linux开发
ARM上Linux的TCP通信实例 -
ZYNQ
7020学习
这是在接触一段时间的Linux网络通信后,重新回过来熟悉一些基本函数功能,所以,这里不做任何代码注释。以后再看时,再慢慢去查看每一个函数的原型、参数含义、返回值以及调用方式,这样才能真正学到东西。TCP通信流程服务器端的流程如下:(1)创建套接字(socket)(2)将套接字绑定到一个本地地址和端口上(bind)(3)将套接字设为监听模式,准备接收客户端请求(listen)(4)等待客户请求到来;
逸璞丷昊
·
2020-06-30 08:26
嵌入式开发
Linux开发
vivado中简单testbench测试代码的编写 -
ZYNQ
7021学习
首先要明白测试代码的作用,这点其实很重要!测试代码其实就是通过代码模拟产生测试的环境,然后测试自己编写的模块代码是否正确。这可以指导我们在编写代码过程中决定某一些控制信号该如何产生,比如用于控制产生测试信号的控制信号,可以在一个initial模块里去改变这个值,而测试信号中的控制信号,应该在时钟下产生。1、将测试代码模块命名为sim_crc_to_ram,并且不需要任何输入信号。modulesim
逸璞丷昊
·
2020-06-30 08:26
嵌入式开发
verilog
HDL
verilog
测试代码的编写
vivado
测试代码的编写
testbench
测试代码的编写
vivado
测试代码例程
testbench
测试代码例程
02
ZYNQ
LWIP TCP_SERVER 发送设置
上一次的lwip调通之后,用网络调试助手,将网路调试助手设为tcp_client形式,通过网络助手向板子发送数据,板子会在接收到之后发回给网络助手。现在需要测出以太网的速度,思路是使板子一直向pc发送数据,根据30s接收的字节来计算每秒发送的速度。所以修改有以下几步:1找到发送函数tcp_writetcp_output2找到板和pc连通时上述函数需要的参量pcb修改过程如下:1在主程序中,设置发送
叶子长新芽
·
2020-06-30 07:49
ZYNQ_裸机学习
ZYNQ
QSPI_FLASH程序固化
制作镜像文件需要:PL部分的bit文件,PS部分的elf文件,以及安置代码FSBL文件BOOT.bin=FSBL.elf+该工程.bit+该工程.elf众所周知
zynq
具有多种启动方式:NOR,NAND
yaoyaoshalou
·
2020-06-30 06:18
ZYNQ
zynq
PS端向PL端的DDR3读写数据
参见我的工程E:\vivado_program\ps_control_pl_ddr3该例程是在ZC706开发板上实现的,在vivado中如下所示:其中mig的配置比较复杂,具体参考文档在如下下载页中下载:https://download.csdn.net/download/yanxiaopan/10467417及xilinx官方文档ug898第五章。在SDK中的程序如下所示:#include#in
yanxiaopan
·
2020-06-30 06:07
zynq7000
(三)zc702Linux启动过程
接上一篇第一次一股脑成功编译完成后,编译后的输出文件保存在poky/build/tmp/deploy/images/zc702-
zynq
7/目录下,有u-boot、内核镜像、根文件系统、设备树文件等。
黎杨
·
2020-06-30 06:05
Yocto
基于
Zynq
的数据采集系统设计与调试(三) —— FIFO的使用
前言:FIFO是数据采集系统中必不可少的环节,AD采回来的数据要送至ARM/DSP处理,或将采回来的数据写到本地,都需要解决读写速度匹配问题,解决这类问题,首选FIFO。在我们的设计当中,使用的是ADI公司的AD7989,18bit,100KSPS,采用三线SPI数据传输模式。采用两级FIFO,第一级FIFO用于缓存AD采样点数据,第二级FIFO用于DMA数据传输。一.FIFO的使用在本设计中,将
yangzhiyuan0928
·
2020-06-30 05:34
FPGA/Verilog
ARM/Zynq7020
Zynq
的FPGA设计中[DRC 23-20]错误的解决
上次做DDS时出现了[DRC23-20],当时是这样处理的(并没有解决):在网上搜了一下,新建一个tcl文件,在文件中添加set_propertySEVERITY{Warning}[get_drc_checksNSTD-1]set_propertySEVERITY{Warning}[get_drc_checksRTSTAT-1]set_propertySEVERITY{Warning}[get_d
yangzhiyuan0928
·
2020-06-30 05:03
ARM/Zynq7020
petalinux在
zynq
平台移植和双网口实现
petalinux在
zynq
平台的移植硬件1.
zynq
-7z010;2.两个mavell,88E1510网卡软件1.petalinux2018.2;2.linux-xlnx-xilinx-v2018;3.0001
xu20151111
·
2020-06-30 03:25
使用VIVADO编写简单的Verilog程序和Testbench
一、新建工程参见玩转
Zynq
连载17——新建Vivado工程,这里不再另行说明。
xidian_hxc
·
2020-06-30 01:20
Vivado
verilog
基于对
zynq
以太网驱动的分析理解linux phy子系统
1.简介使用
zynq
7000系列SoC开发以太网功能比较简单,xilinx提供了完整的驱动程序,只需配置设备树中与phy相关的信息即可,本篇文章的重点并非讲解以太网驱动程序本身,而是通过对以太网驱动程序代码的分析
xiangweiky
·
2020-06-30 00:01
linux
zynq
的HDMI接口显示测试(用的是HDMI转VGA,开发板为MIZ701N)
图像加密需要用到HDMI显示,刚好米联客有例子,但是按着文档学习,发现怎么都显示不了,之后咨询店家,说需要HDMI使能(HDMI转VGA需要使能,不是就不需要了),电路图如下也就是对D18引脚使能,即D18=1;代码修改就简单了,直接在HDMI_display_Demon.v文件里添加一个引脚,然后添加引脚约束就可以了moduleHDMI_display_Demon(inputclk_100M,i
wuzhouqingcy
·
2020-06-29 21:56
fpga
ZYNQ
PS-PL数据交互方式总结
一,中断:二,IO方式:MIOEMIOGPIOMIO分配在bank0和bank1直接与PS部分相连,EMIO分配在bank2和接和PL部分相连。除了bank1是22-bit之外,其他的bank都是32-bit。所以MIO有53个引脚可供我们使用,而EMIO有64个引脚可供我们使用。使用EMIO的好处就,当MIO不够用时,PS可以通过驱动EMIO控制PL部分的引脚,接下来就来详细介绍下EMIO的使用
叶听雪落
·
2020-06-29 18:57
FPGA入门之路(1)xilinx
zynq
7010 开发板测试
1.开发板简介我是在黑金买的一块
ZYNQ
7010的开发板,开发版各参数和结构图如下:(1)USB5V电源供电,或者扩展口5V供电,最大电流不超过500mA;(2Xilinx双核ARMcortex-A9+
广州老周
·
2020-06-29 15:52
FPGA
玩转
Zynq
连载1——
Zynq
的linux启动过程
玩转
Zynq
连载1——
Zynq
的linux启动过程更多资料共享链接:https://share.weiyun.com/5s6bA0s1概述简单的,以ug585中的一张图来看,从大的方面说,
Zynq
中liunx
Nuoson聪
·
2020-06-29 12:11
fpga
ZYNQ
系列通过QSPI启动的程序烧写
近来在调试
ZYNQ
与上位机的PCIe通信,因为上位机机箱重启BIOS检测方式设置不同,需要先将程序固化之后一起上电,这里简单的对QSPI启动的程序固化做个说明与总结。
pang_bo
·
2020-06-29 11:05
ZYNQ
[
ZYNQ
入门宝典]爱之初体验
碎碎念:
ZYNQ
系列的FPGA从问世到如今已历经好几年。
ERROR:99
·
2020-06-29 04:32
ZYNQ学习系列
ZYNQ
7020 网口测试 iperf3移植
在接触到
ZYNQ
7020开发板后,需要对网口的速率进行测试。上网查了下资料,发现iperf是个好工具,于是就想着用它来测试。然后就开始查资料、进行各种尝试。
tank-95
·
2020-06-29 03:30
iperf
arm
工具使用
基于SSH 命令的
zynq
板子和PC数据交互
从emmc启动的debian系统与pc数据交互有两种方式:第一种是板子启动系统后插入SD卡,用mount/dev/mmcblk0p2/tmp将SD卡挂载到tmp路径,然后复制文件到板子里面,这种方式需要多次拔插SD卡,性能不够稳定。第二种用ssh命令:说明:pc的ubuntu的ip地址为192.168.1.100,共享文件在/home/banzi路径下,板子开机后进入root权限,ip要与ubun
九城风雪
·
2020-06-29 03:16
嵌入式
linux
零基础学习
ZYNQ
+SOC+Linux开发
说到学习
ZYNQ
+SOC+Linux开发,我认为主要应该细分为lian两大点:
zynq
,soc合为一个点,linux为一个点。下面我就给大家介绍学习的流程和路线。
小判官
·
2020-06-28 23:46
技术文档
Vivado ROM仿真教程
本例程主要使用Vivado调用ROMIP核,用含有正弦曲线的.coe文件初始化ROM,最终通过仿真实现波形的显示一、首先建立工程二、选择芯片的型号我使用的是
zynq
7020三、调用ROMIP核这里选择DistributedMemoryGenerate
Joker-han
·
2020-06-28 22:31
FPGA
ZYNQ
下lwip的使用
ZYNQ
下lwip的使用文章目录
ZYNQ
下lwip的使用lwip(LightweightIP)步骤使用SocketAPI创建lwIP应用程序使用RAWAPI创建lwIP应用程序lwip的小东西实操-
zynq
hhhhorrible
·
2020-06-28 20:56
fpga
单片机
DSP
Xilinx
zynq
系列FPGA实现神经网络中相关资源评估
相关内容:深鉴科技DNNDK概览Xilinx
zynq
系列FPGA实现神经网络中相关资源评估目录
zynq
7000系列概览1.内存占用1.1FPGA程序中内存的实现方式1.2
zynq
的BRAM内存大小1.3
祥瑞Coding
·
2020-06-28 19:36
FPGA
FPGA实践教程(三)系统搭建与烧录
本文档系列是我在实践将神经网络实现到Xilinx的
zynq
的FPGA上遇到的问题和解决方法。
祥瑞Coding
·
2020-06-28 19:05
FPGA
FPGA实践教程
FPGA基础知识(二)HLS相关知识
本文档是我在实践将简单的神经网络LeNet-5实现到Xilinx的
zynq
的FPGA上遇到的问题和解决方法。本文档为实现相应操作所需掌握的背景知识,有了这些基础之后才能进行后面相应的软件操作。
祥瑞Coding
·
2020-06-28 19:05
FPGA
FPGA基础知识
zedboard如何从PL端控制DDR读写(一)
zedboard如何从PL端控制DDR读写(一)看了一段时间的DDR手册,感觉大体有一点了解了,想要实际上板调试,然而实验室可用的开发板不多,拿了一块
zynq
板看了看,DDR确实有,但是已经集成了控制器
weixin_34183910
·
2020-06-28 12:31
利用
ZYNQ
SOC快速打开算法验证通路(6)——LWIP实现千兆TCP/IP网络传输
一、前言之前
ZYNQ
与PC之间的网络连接依赖于外接硬件协议栈芯片,虽然C驱动非常简单,但网络带宽受限。现采用LWIP+PS端MAC控制器+PHY芯片的通用架构。
weixin_33859844
·
2020-06-28 06:24
petalinux环境安装和基本编译
过去的两个月,由于工作原因使用到了
zynq
,花了一些功夫学习了petalinux的使用,以下做一些记录1、petalinux环境的安装根据官网的介绍,petalinux所需的操作系统有特殊要求,其他版本的操作系统尽量不要使用
weixin_30892987
·
2020-06-28 02:59
ZYNQ
学习(2.1) —— 启动流程分析及各环节文件生成流程(ZedBoard为例)
ZYNQ
学习(2.1)——启动流程分析及各环节文件生成流程(ZedBoard为例)1.
ZYNQ
的启动流程
Zynq
7000就如同他的名字一样,
Zynq
-7000ExtensibleProcessingPlatform
weixin_30859423
·
2020-06-28 01:30
嵌入ARM硬核的FPGA
目前,在FPGA上嵌入ARM硬核的包括Xilinx的
zynq
系列以及Intel的CYCLONEV系列。
weixin_30788619
·
2020-06-28 00:43
Zynq
-- 启动过程
Zynq
7000就如同他的名字一样,
Zynq
-7000ExtensibleProcessingPlatform,是一个可扩展处理平台,简单说就是有个FPGA做外设的A9双核处理器。
weixin_30566111
·
2020-06-27 21:59
Xilinx Vivado器件分配管脚:LVDS差分电平信号如何分配管脚?
在7SeriesFPGA&
ZYNQ
-7000AllProgrammableSoCLibraryGuideforHDL
weixin_30512785
·
2020-06-27 20:08
ZYNQ
的数据处理能力
这段时间由于有任务要做,身体也不太好,所以一直没有时间在完成
zynq
数据处理能力的文档,今天晚上,抽了一晚上时间将相应的资料及实验都整理了出来,剩下的部分等把任务做完后在来折腾。
weixin_30398227
·
2020-06-27 19:11
Zynq
系列程序逻辑固化方法
1、创建一个BOOT镜像该小节主要讲述
zynq
平台利用软件套件SDK创建一个可固化BOOT镜像。1.1选择Ad9361_Eque1工程,选择XilinxTools→CreateBootImage。
weixin_30263277
·
2020-06-27 15:00
zynq
固化程序
1)首先搭建好
zynq
框架,有一个完整的工程。2)要固化程序必须使能QSPI或SD卡。
weiweiliulu
·
2020-06-27 15:19
FPGA
zynq
xilinx
Zynq
PS_PL间通信学习(二) PS与用户逻辑UART进行数据交互
Xilinx官方参考文档:ug994-vivado-ip-subsystems.pdf黑金教程:cource_s1_ALINX_
ZYNQ
(AX7010_AX7020)开发平台基础教程V1.06(第十一章
Mr.fang 叶然
·
2020-06-27 15:09
zynq
Zynq
PS_PL间通信学习(一) AXI_DMA_LOOP测试
参考资料:Xilinx官方参考文档:PG021_axi_dma、UG585_
zynq
_7000_TRM等AXIDMA开发http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html
Mr.fang 叶然
·
2020-06-27 15:09
zynq
ZYNQ
7000 petalinux系统启动文件固化到FLASH
Vivado/2017.4/settings64.shsource/opt/pkg/petalinux/settings.shpetalinux-create--typeproject--template
zynq
四叶草听雪
·
2020-06-27 13:00
ZYNQ
7000扩展以太网 - axi_interconnect 驱动设置
1,使用内核版本4.9:linux-xlnx-xilinx-v2017.4(1)petalinux-create--typeproject--template
zynq
--namelwip进入lwip文件夹执行
四叶草听雪
·
2020-06-27 13:59
ZYNQ
-Linux学习笔记(4)-修改使用emmc加载内核 Petalinux 2018.2
前言板子上使用的是8G的emmc连接到sd1,首先要对emmc格式化,然后在修改petalinuxkernel的保存位置,之后在生成boot.bin然后修改环境变量就可以了。Step1:格式化emmc查看是否识别到当前的emmc,可以看到mmcblk1说明识别到了emmcls/dev格式化emmcmkdosfs-F32/dev/mmcblk1查看所有磁盘的状态df-h查看所有磁盘的状态Step2:
网布
·
2020-06-27 12:30
SoC第一讲——Vivado的Block Design 的使用
SoC第一讲——Vivado的BlockDesign的使用前言近期刚接触SoC的学习,通过Xilinx的Vivado软件和
ZYNQ
系列的器件芯片学习SOC,特此在学习的过程中做些总结,以帮助自己能有收获
摆渡沧桑
·
2020-06-27 11:39
SOC设计
FPGA基础入门篇(三) 程序的固化和下载
FPGA基础入门篇(三)——程序的固化和下载本系列博客采用
ZYNQ
7000系列的开发板。
摆渡沧桑
·
2020-06-27 11:38
数字IC设计-FPGA
FPGA基础入门篇(一) Test bench 仿真文件编写方法
采用的开发板为
ZYNQ
-7000系列的器件。
摆渡沧桑
·
2020-06-27 11:07
数字IC设计-FPGA
一个简单的驱动开发例程——GPIO流水灯(Petalinux部分)
前言本例程基于Xilinx公司的
zynq
系列zedboard开发板。(其他芯片类似,只需简单修改)使用Vivado、XSDK与Petalinux工具。
和其光-同其尘
·
2020-06-27 05:09
Linux驱动
Xilinx
解决CAN中断接收数据,需要外界发送两次,才能响应,但是数据还是会响应两次,不会丢数的问题
1、思路根据CANPro分析平台显示,两次发送的数据都成功了,而且最终
Zynq
的CAN中断也响应了两次,目前可以认定这种情况的发生与外界没有关系接下来去探索为什么
zynq
的CAN中断响应出现了这样的问题
protuesjzy
·
2020-06-27 05:22
zynq
ADALM-PlutoSDR 上手(五)u-boot devices tree分析
在PlutoSDR模块的
zynq
u-boot阶段的devicestree
zynq
-pluto-sdr.dts–>
zynq
-7000.dtsi–>skeleton.dtsi
zynq
-7000.dtsi/*
chrispauls
·
2020-06-27 04:50
FPGA/CPLD
Linux系统编程
Kernel移植
上一页
41
42
43
44
45
46
47
48
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他