E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ZYNQ
zynq
程序固化和启动
ZYNQ
7000SOC芯片可以从FLASH启动,也可以从SD卡里启动,本文给大家介绍程序的FLASH或者SD卡启动的方法。
leon_zeng0
·
2020-06-21 02:20
fpga
zynq
zynq
xilinx
flash
SD
Vivado下的仿真入门
我的软件平台是Vivado2015.4,硬件平台是黑金的AC7010,
Zynq
7000,其实与平台关系不大。本文分为四部分:工程的建立,测试代码,仿真图形输出,更复杂点的例子。
leon_zeng0
·
2020-06-21 02:20
fpga
Zynq
7000裸机的lwip 样例程序echo server 实验
本文介绍开源tcp/ip协议栈lwip在
Zynq
7000裸机(无操作系统)上的应用。分为4部分,硬件的设计,软件的设计,测试,简单代码解释。
leon_zeng0
·
2020-06-21 02:20
c++
fpga
arm
Zynq
的启动过程及加密
Xilinx公司所有FPGA都采用外部Flash存储bit流文件,通常是未经加密的二进制代码—所以直接读取Flash中的数据即可获取bit流文件,并可随意复制产品。在知识产权越受重视的今天,我们需要对bit流文件进行加密以防止非法窃取知识产权。Xilinx公司针对该需求推出了加密方案,在FPGA内集成了AES解密引擎。IES或Vivado在生成ROM文件时使用指定的秘钥将文件加密,将经过加密的RO
leon_zeng0
·
2020-06-21 02:20
fpga
zynq
Vivado下的集成逻辑分析仪ILA 入门
刚刚开始学习
Zynq
7000的时候,看到别人问ILA的问题时,说是集成逻辑分析仪,我觉得这是一个好东西,我一定要学会它。
leon_zeng0
·
2020-06-21 02:20
fpga
zynq
如何通过官方提供例程检测phy的硬件是否正常
本人最近在调试uboot的phy芯片两次因为硬件问题导致调试浪费了很多时间由此提供给大家一个测试硬件的方法。1使用Xilinxsdk逻辑侧(fpga)提供的(*.hdf)文件创建一个工程。2创建一个裸机fsbl文件同时创建bsp包;3创建一个裸机基于已经创建的bsp包的app,选择lwipechoserver如下图选择finish。4、buildproject然后选择app上的单机右键选择runa
活着就行cj
·
2020-06-21 00:37
zynq
Xilinx FPGA PTP IEEE1588
参考
Zynq
-7000APSoC-PrecisionTimingwithIEEE1588v2ProtocolTechTipXilinxTSNSolutionLinuxAXIEthernetdriverPTPv2
黑客三遍猪
·
2020-06-20 23:15
FPGA
高速接口SFP、GbE、SRIO、PCIE、CPRI和SGMII的参考时钟选择问题
在
ZynQ
7000手册ug476中可以看到不同接口支持的典型参考时钟,如下图。
努力不期待
·
2020-06-20 22:45
01_硬件
硬件加速 |
ZYNQ
-7000 PS端(ARM)网络编程(TCP协议)
前注:ARM端的TCP协议编程步骤和UDP协议编程步骤完全相同,只是在ARM端的C代码实现不同,在本次TCP协议实现过程中我们主要利用了官方提供的Demo,然后根据自己的需要加以改写,具体过程如下。1、开始前的准备工作关闭电脑防火墙连接开发板电源开发板与PC之间串口连接,JTAG下载线连接PC机与开发板间网线连接,并保证能ping通2、Vivado端配置创建工程,具体步骤不详细介绍,网上都有教程,
Charmve
·
2020-06-13 12:26
硬件加速 |
ZYNQ
-7000 GP接口实现
1、GP接口简介GP接口是
ZYNQ
-7000系列器件中用于实现PS与PL端进行数据通信的数据接口,GP接口传输数据速率一般较慢,通常用作控制信息的传输,在利用GP接口的时候,PS端的角色是Master,
Charmve
·
2020-06-13 12:41
硬件加速 |
ZYNQ
-7000整体架构阐述
本次AI加速器的设计,主要利用Xilinx公司的
ZYNQ
-7000全可编程器件,主要目的是应对人工智能时代算力不足的问题,由于人工智能时代的到来,各种神经网络的训练,数据挖掘,机器视觉和图像处理等算法计算复杂度较高
Charmve
·
2020-06-13 11:43
硬件加速(Hardware
Acceleration)
MPsoc开发板增加对4ev的支持,来看看都有哪些升级?
上一年米尔发布国内首款超高性能
Zynq
UltraScale+MPSoC开发平台MYC-CZU3EG核心板及开发板引起市场的热烈反响今年给大家带来重磅升级增加对XilinxZU4EV的支持一起来看看都有哪些升级吧
myfeiyang
·
2020-06-06 14:00
zynq
mp (ultra96-v2)mipi 链接raspberry pi v2.1摄像头模组 一linux+ubuntu16.04实现
petalinux和vivado的工程参考
zynq
mp(ultra96-v2)mipi链接raspberrypiv2.1摄像头模组一linux+petalinux_rootfs实现ubuntu16.04
tccxy_
·
2020-05-20 14:31
zynq开发测试
zynq
mp (ultra96-v2)mipi 链接raspberry pi v2.1摄像头模组 一linux+petalinux_rootfs实现
环境vivado2019.1petalinux2019.11.下载官方的bsphttp://zedboard.org/support/design/28476/181选择2019.1版本,反编bsp生成开发文件zw@zw-pc:~/share/ultra96/mipitest$lsarm-trusted-firmwarebuildcomponentsconfig.projectimageslinu
tccxy_
·
2020-05-20 08:13
zynq开发测试
zynq
tcf-agent debug Linux application
环境
Zynq
激活SD,UART,Ethernet。
Anonymous596
·
2020-05-19 17:00
【高速接口-RapidIO】6、Xilinx RapidIO核仿真与包时序分析
:本文的所有图片如果不清晰,请在浏览器的新建标签中打开或保存到本地打开一、软件平台与硬件平台软件平台:操作系统:Windows8.164-bit开发套件:Vivado2015.4.2硬件平台:评估板:
ZYNQ
jacksong2021
·
2020-05-11 06:12
【高速接口-RapidIO】5、Xilinx RapidIO核例子工程源码分析
:本文的所有图片如果不清晰,请在浏览器的新建标签中打开或保存到本地打开一、软件平台与硬件平台软件平台:操作系统:Windows8.164-bit开发套件:Vivado2015.4.2硬件平台:评估板:
ZYNQ
jacksong2021
·
2020-05-11 06:25
zynq
mp (ultra96-v2)mipi 链接raspberry pi v2.1摄像头模组 一裸机实现
ultra96通过mipi接口连接树莓派的v2.1摄像头环境为vivado2019.1petalinux2019.1重要参考https://github.com/gtaylormb/ultra96v2_imx219_to_displayport主要看一下自己的对应接口,和ultra96的40pin-60pin的连接另外ultra96的i2c使用hub扩展的,挂载在i2c-1上按照github大佬的
tccxy_
·
2020-05-08 11:02
zynq开发测试
米尔基于
Zynq
UltraScale+MPsoc边缘视觉套件VECP发布
“人们常说眼睛是心灵的窗户,带着你我看清现实世界。”在工业发展中,工业智能化替代了人类的手脚,而机器视觉就是智能化的眼睛,让其更精准的解决工业场景需求。同时智能化物联网时代不断发展的今天对机器视觉产生了更高的要求。面对市场的挑战,米尔推出了可定制化专业视觉计算平台VECP(VisionEdgeComputingPlatform)边缘视觉套件MYD-CZU3EG-C-ISP,4k级视频处理技术+超低
TI小人物
·
2020-04-28 11:32
边缘视觉
通过qemu构建一个虚拟的
zynq
硬件开发环境
ubuntu虚拟环境,在此环境下,完全可以构建arm的虚拟软件运行环境,但是其本身的硬件cat/pro/cpuinfo可以看到,还是外部真实的硬件环境,–8核心),还可以用于硬件仿真,例如我想构建一个虚拟的
zynq
7000
tccxy_
·
2020-04-15 16:32
zynq开发测试
XILINX AXI_Lite 总线详解
本文转载自FPGA之家12.1前言
ZYNQ
拥有ARM+FPGA这个神奇的架构,那么ARM和FPGA究竟是如何进行通信的呢?本章通过剖析AXI总线源码,来一探其中的秘密。
yyz1988
·
2020-04-13 09:43
FPGA资料
AXI
XILINX
zynq
mp pl端eth phy选用ar8035
zynq
mppl选用ar8035
zynq
mp的ps端链接ar8035phy时只需要更改dts,增加rgmii-id的方式即可&gem0{status="okay";local-mac-address=[
tccxy_
·
2020-04-02 09:32
zynq开发测试
支持python的米尔PYNQ开发板来了
前言:PYNQ全称为PythonProductivityfor
Zynq
,即在
Zynq
全可编程ARM&FPGA融合处理架构的基础上,添加了对Python的支持。
TI小人物
·
2020-03-26 16:24
Xilinx
fpga
python
Zynq
启动配置流程详解
Zynq
的JTAG配置过程初学
Zynq
的时候,我相信大家应该和我一样,都是按照惯例打开Vivado软件,然后实现
Zynq
可编程逻辑硬件部分PL的设置后,把硬件部署导出,再打开SDK进行ARM核的软件部分
Cs_Kapok
·
2020-03-12 19:07
FPGA SOC chip architect
市面上已经有专门讲
ZYNQ
的书籍了,我看过的有这两本。这两本书怎么说呢,我觉得第二本更像是官方文档的堆砌吧(不喜勿喷),洋洋洒洒近600页,真正我想看的内容却少之又少。
郝宇峰
·
2020-03-05 19:27
交叉编译工具链使用
1.1实验目的n掌握嵌入式开发环境n通过本实验掌握交叉编译工具链的安装与使用1.2实验内容n编写一个典型的Linux应用程序n使用该工具链交叉编译Linux应用程序n下载运行Linux程序(
Zynq
平台
静等凌风
·
2020-02-25 09:22
AXI接口标准介绍--备忘
在
ZYNQ
中继续使用,版本是AXI4,所以我们经常会看刡AXI4.0,
ZYNQ
内部设备都有AXI接口。
right_33cb
·
2020-01-04 12:35
蜂鸟E203软件环境的搭建(一)
FPGA环境的开发使用xilinx公司的vivado软件,FPGA芯片选用
ZYNQ
7020N,但仅使用内部的PL资源,软件开发环境,选用Eclipse,内嵌GCC-RV32编译器和openocd开源工具
人无再少年97
·
2019-12-23 14:12
了解XILINX XC7Z010/20开发板资源
Xilinx基于28nm工艺流程的
Zynq
-7000AllProgrammableSoC平台是ARM处理器和FPGA结合的单芯片解决方案,十分适合既需要FPGA又需要处理器的应用场合,经过这么多年的发展
TI小人物
·
2019-11-28 17:11
XILINX
XC7Z010
XC7Z010
XILINX
zynq
ultrascale+ AMP(ultra96-v2)方案验证
基于ultra96v2的amp方案验证目标计划1.zu3eg下4*apu部署linux+ubuntu16.04操作系统2.zu3eg下2*rpu部署freertos系统3.rpu的程序固件由apu的系统启动后再进行加载4.apu与rpu完成可靠通信5.rpu控制can外设,硬件定时器,完成在20ms的周期定时下向外发送can信号6.在满足5的情况下完成rpu控制can接收数据并发送给apu的lin
tccxy_
·
2019-11-12 11:38
zynq开发测试
交叉编译环境搭建
掌握嵌入式开发环境、交叉编译器的搭建、安装和配置方法1.2实验内容n交叉编译器环境搭建1.3步骤及现象n交叉编译器环境搭建1、在Linux中打开终端并进入SDK安装包目录输入命令:$cd/home/student/
zynq
静等凌风
·
2019-11-07 05:58
ZYNQ
的Linux Linaro系统镜像制作SD卡启动
ZYNQ
的LinuxLinaro系统镜像制作SD卡启动0.概述
ZYNQ
生成uboot的时候和正常的ARM设备不太一样,
ZYNQ
属于二次辅助启动uboot然后由uboot启动内核,大概意思就是
ZYNQ
内部有一个机制
Carlos
·
2019-10-31 15:25
linux
硬件平台展示(XILINX之
ZYNQ
系列)
ARM+FPGA多核千兆以太网传输数据流
ZYNQ
启动FLASH/*********************************************************************
XYMotion
·
2019-10-29 22:00
玩转
zynq
7020之风速风向测量实战项目
本文是用米尔
zynq
7020开发板(Z-turnbroad)风速风向测量实战项目。
TI小人物
·
2019-10-22 14:43
zynq7020
玩转
zynq
7010——FPGA点亮三色灯
本篇文章分享米尔
zynq
7010开发板试用体验。
TI小人物
·
2019-10-22 10:33
zynq7010
怎么对
ZYNQ
的FCLK做时钟组约束
前言对于包含PS和PL的设计,两者的数据交互PL必然会用到PS端的时钟。对于FCLK(PS端时钟输入到PL端)的约束,此时钟的基础约束已在IP中产生。以下想约束其异步时钟的时钟组特性。注意事项:FCLK的名字在综合时不可见,在适配阶段才可见,所以对于约束文件的属性需要选择只在适配阶段有效,否则综合时报警告(感觉无伤大雅)。但PL中又有别的时钟,与FCLK是异步的,而且这些时钟之间并不需要进行时序分
小翁同学
·
2019-10-08 17:00
ubuntu16.4 环境移植ubuntu到
zynq
Mp_zcu102
安装petalinux下载petalinuxhttps://www.xilinx.com/support/download下载zcu102ZCU102BSP安装petaLinux把shell设置成bash(这一步看不懂的话可以忽略,因为有些人喜欢把shell设置为dash),具体设置方法是$sudodpkg-reconfiguredash安装一些库(参考ug1144文档,下面为shellcomma
7号同窗
·
2019-09-19 20:00
ubuntu16.4 环境移植ubuntu到
zynq
Mp_zcu102
ubuntu16.4环境移植ubuntu到
zynq
Mp_zcu102安装petalinux下载petalinuxhttps://www.xilinx.com/support/download下载zcu102ZCU102BSP
7号同窗
·
2019-09-19 20:00
ZYBO学习笔记(二)- PS实现流水灯
建立工程这里参照上一篇文章ZYBO学习笔记(一)-PL端实现流水灯建立工程ps_led建立BlockDesign当我们的设计需要用到
Zynq
的处理器系统(ProcessingSystem,PS)时候,就需要透过
Kyseng
·
2019-09-09 00:00
verilog
fpga
zynq
PS侧DMA驱动
原文链接:https://blog.csdn.net/shichaog/article/details/51712038linux中,驱动必然会有驱动对应的设备类型。在linux4.4版本中,其设备是以设备树的形式展现的。PS端设备树的devicetree表示如下324dmac_s:dmac@f8003000{325compatible="arm,pl330","arm,primecell";32
龙图腾
·
2019-08-30 20:01
linux内核
zynq
米联客
ZYNQ
/SOC 精品教程 S02-CH15 AXI_Lite 总线详解
软件版本:VIVADO2017.4操作系统:WIN1064bit硬件平台:适用米联客
ZYNQ
系列开发板米联客(MSXBO)论坛:www.osrc.cn答疑解惑专栏开通,欢迎大家给我提问!!
chifu9462
·
2019-08-30 15:00
嵌入式
操作系统
zynq
7020AMP(LINUX+裸机)核间中断 SGI
zynq
7020的核间中断SGI手里有块7020的开发板想做
zynq
的核间中断的原始驱动力是最开始做amp的测试(一个核跑linux+一个核跑裸机)关于amp的实现方式赛灵思提供了ug1186即openampxapp1087
tccxy_
·
2019-08-29 17:28
zynq开发测试
MPSOC开发实例——通过EMIO引出GPIO
MPSOC系列处理器是赛灵思推出的新一代集成SOC,号称比
ZYNQ
系列性能高5倍。
IMX8M
·
2019-08-29 09:10
MPSOC
zynq
7020AMP测试
计划1阶段达成目标cpu0跑Linux、cpu1跑裸机程序cpu1的程序由cpu0启动linux后再进行加载,这样方便日后的版本管理cpu0和cpu1各控制一个串口,便于调试cpu0和cpu1之间应当进行至少一次通信用于验证基于openamp框架基于硬件为黑金alinx开发板,板载由ps_uart0/ps_uart1用于验证,软件环境为2018.2开始硬件环境准备vivado构建一个用于验证的最小
tccxy_
·
2019-08-28 16:03
zynq开发测试
基于PYNQ的深度学习模型设计与实现
本人其实做过一段基于
ZYNQ
的FPGA加速开发,但是后面不了了之了,也不太清楚脉动阵列发展到什么程度了,还有不断从ISE(CHIPSCOPE),到VIVADO(ILA,也包含SG,SDK套件)以及对应驱动
edward_zcl
·
2019-08-27 15:45
计算机基础知识
ZYNQ
随笔——PL端按键中断之裸机设计
1.
ZYNQ
中断简述
ZYNQ
中断类型:普通中断请求(IRQ,InterruptRequest)和快速中断请求(FIQ,FastInterruptRequest)。
shugenyin
·
2019-08-14 11:28
ZYNQ
PL中断
ZYNQ(SOC)
Zynq
-7000系列之linux开发学习笔记:Linux下的MIO/EMIO GPIO驱动与操作(八)
开发板:
Zynq
7030数据采集板PC平台:Ubuntu-18.04+MobaXterm开发环境:XilinxVivado+SDK-18.3交叉编译工具:arm-linux-gnueabihf-学习目标
Claudedy
·
2019-08-13 13:09
Zynq-7000系列
AXI总线读写数据过程理解
在用
zynq
开发板玩FPGA时,经常会用到AXI总线。这里对AXI总线的读写过程做一个记录,备忘。
夜色正凄凉
·
2019-08-08 17:07
Zynq
linux的I2C驱动学习笔记(一)
最近在用米尔的Z-TURNBOARD单板做小项目。顺便也加强学习I2C驱动,记一篇做记录。I2C总线知识非常简单,SDA,SCL,他们的时序规则是:I2C总线是由数据线SDA和时钟SCL构成的串行总线,可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行双向传送,最高传送速率100kbps。各种被控制电路均并联在这条总线上,但就像电话机一样只有拨通各自的号码才能工作,所以每个电路和模块都有
IMX8M
·
2019-08-08 14:32
Zynq
linux
ZYNQ
随笔——AXI_GPIO裸机设计
1.硬件平台搭建在BlockDesign里添加
ZYNQ
7ProcessingSystem和AXI_GPIO模块,双击AXI_GPIO设置为输出,驱动外部IO器件(如LED)。
shugenyin
·
2019-08-07 10:53
ZYNQ
AXI_GPIO
ZYNQ(SOC)
上一页
44
45
46
47
48
49
50
51
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他