E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ZYNQ
PYNQ 和
ZYNQ
对比
PYNQ=Python+
ZYNQ
——
ZYNQ
部分功能的Python化PYNQ优点:1、Python用于
ZYNQ
开发,Python库和FPGA硬件库可以直接调用,极大加快开发进程、缩短开发周期、降低开发难度
666DZY666
·
2018-08-16 00:46
如何在PYNQ和
ZYNQ
上用FPGA加速神经网络
如何在PYNQ和
ZYNQ
上用FPGA加速神经网络在PYNQ上顶层用Python调用,但是准备工作是框架(如:tensorflow)和IP(如:CNN),IP部分要自己在VivadoHLS(基于OpenCL
666DZY666
·
2018-08-15 00:04
嵌入式(一)
A内核(树莓派(A7、A53)、
ZYNQ
|PYNQ(A9)等等)是处理器,跑操作系统,高级语言开发,不需要专用下载器,不直接去控制硬件(可控但效率低),适合多任务复杂算法,实时性较弱。
666DZY666
·
2018-08-14 18:04
内核和UBOOT 利用编译规则区别不同
中根据根目录下的.config修改成不同的名字的文件;例如:需要编译一个test的,首先,先利用.config改好配置,将.config拷贝到arch/arm/configs目录下,将名字修改为xilinx_
zynq
_test_defconfig
idealearn
·
2018-08-07 17:52
linux
zynq
尝试自制带总线IP : AXI-lite 流水灯
前言:
zynq
是Xilinx近来重点推出的一款FPGA+arm(CortexA9)的SOC。其强大之处不言而喻。官方有zedboard开发板,可能会买不起。
NarutoInspire
·
2018-08-06 16:26
嵌入式
——
Zynq&Petalinux
AXI_Lite 总线详解
12.1前言
ZYNQ
拥有ARM+FPGA这个神奇的架构,那么ARM和FPGA究竟是如何进行通信的呢?本章通过剖析AXI总线源码,来一探其中的秘密。
NarutoInspire
·
2018-08-06 15:01
嵌入式
——
第一章CH03:
ZYNQ
使用linux点灯
想必学习过单片机的‘童鞋们’都很怀念这个词:“点灯”。一闪一闪的灯亮瞎你的猫眼…咳咳…言归正传,笔者毫不夸张地说:“点灯这件事看似简单,实则贯穿着无数的知识点。”只是一千个读者有一千个哈姆雷特罢了。好了好了,我们回到今天的内容。首先说一下文章的内容排布,驱动篇的内容安排几乎都一样的,具体安排如下5个步骤:①在vivado中建立硬件工程。②在设备树中添加设备信息(非必要)。③针对添加的硬件设备编写驱
lison888
·
2018-07-24 22:26
ZYNQ之LINUX设备驱动
FPGA
LINUX
Xilinx
zynq
zynq
MP SD/EMMC
110transferringdata,sector266312,nr240,cmdresponse0x900,cardstatus0xb00LinuxKernel4.9,emmcissue官网:面向
Zynq
黑客三遍猪
·
2018-07-23 18:37
xilinx
zynq
emmc
linux内核与驱动开发
ZYNQ
的AXI_Lite 总线详解
https://www.cnblogs.com/milinker/p/6474706.html12.1前言
ZYNQ
拥有ARM+FPGA这个神奇的架构,那么ARM和FPGA究竟是如何进行通信的呢?
lyfwill
·
2018-07-22 12:19
xilinx
zynq
7000,SDK平台使用JTAG 加载VxWorks并运行的方法和步骤
xilinx的SDK开发平台提供了xsct命令行接口,该接口在硬件调试初期非常方便,可以使用JTAG把vxworks镜像下载到DDR中直接运行,下面是使用的脚本connecttargets2rstcdc:/workspacefpgadownload.bitsource./ps7_init.tclps7_initdowvxworks.elfcon
ambercctv
·
2018-07-18 15:29
FPGA Marvell 88exxxx phy 动起来
FPGAMarvell88exxxxphy动起来环境xilinxFPGA:
Zynq
orKintex-7/Artix-7方案驱动Marvell的Phy正统套路是找marvell要芯片的手册但是不买上个千百片
neufeifatonju
·
2018-07-13 17:00
FPGA
嵌入式平台
ZYNQ
7000蓝牙BlueZ4.95库的交叉编译
一、前言最近听同事说蓝牙BlueZ库很难编译成功,有几次直接把Linux系统编崩溃了(真的有这么夸张吗?反正我目前没有遇到过)。开始他们编译BlueZ5.5+的,依赖库太多,只要一个库没编译成功,之前所有的准备工作都前功尽弃了;同事无奈下转战4.95,基本都是按照网上的流程走一遍,但到了编译dbus库的时候编译不过,而且还出现了在Linux关机后无法启动了(系统崩溃了),他后来没办法,直接拿之前产
拿不稳烙铁的嵌入式从业者
·
2018-07-06 22:03
linux
linux
zynq
中断控制器
一、
zynq
中断说明uart@e0001000{compatible="xlnx,ps7-uart-1.00.a";reg=;interrupts=;interrupt-parent=;clock=;}
奶爸程序员
·
2018-07-06 17:04
嵌入式Linux
Qt5.8与触摸Tslib-1.4库ARM-
ZYNQ
平台的移植(一)
本小节主要介绍Tslib-1.4库的编译与移植,下节主要Qt5.8的移植,以及Qt5.8与Tslib-1.4的对接,实现在Qt上的触摸功能;一、开发环境以及工具PC系统:Linuxversion4.10.0-38-generic(buildd@lgw01-amd64-059)(gccversion5.4.020160609(Ubuntu5.4.0-6ubuntu1~16.04.4))#42~16.
拿不稳烙铁的嵌入式从业者
·
2018-06-21 22:23
qt界面编程
Zynq
_7000 sOC的初次使用
工具:vivado2015、SDK目的:初步掌握在Vivado集成开发环境下基于
Zynq
--7000Soc实现嵌入式系统基本硬件和软件设计的方法和实现流程。
lillian_trip
·
2018-06-02 09:29
Zedboard
初次使用
ZYNQ
跑系统 系列(四) AXI-DMA的linux下运行
搭建硬件环境vivado版本2017.4,芯片为7010,不过不管什么版本和芯片大致步骤是一样的本文工程文件:https://gitee.com/long_fly/AXIDMA_linux硬件平台PL的搭建同
ZYNQ
long_fly
·
2018-05-30 10:42
ZYNQ
linux系统相关
AXI总线的一些知识
AXI-stream总线简介-LDD本节介绍的AXI是个什么东西呢,它其实不属于
Zynq
,不属于Xilinx,而是属于ARM。它是ARM最新的总线接口,以前叫做AMBA,从3.0以后就称为AXI了。
GoUpToTheSky
·
2018-05-11 21:23
VIVADO时序分析练习
这次的练习选择的是
ZYNQ
的芯片,原本工程是工作在100MHz的时钟,但是作为练习,我们可以把时钟调到一个极限的程度来进行优化。首先,打开一个工程,更改一下时钟频率,使得工程能够有一些时
chinkwoyu
·
2018-05-10 08:39
FPGA
zynq
基础——LINUX 设备树
1.概念linux设备树是用于描述硬件及部分启动指令的文件,由bootloader传递给内核(U-boot需要在config文件中加入”#defineCONFIG_OF_LIBFDT“),内核分析此文件而对硬件使用不同的参数。比如两块开发板仅仅是内存容量不一样,那么就只需要修改设备树中对内存容量的描述即可,而不需要重新编译内核。与设备树相关的文件有如下几种:DTS(devicetreesource
总是加班的狗
·
2018-05-09 18:42
zynq
Linux
H.264/H.265 视频编码解码器单元产品指南
更多精彩内容,请微信搜索“FPGAer俱乐部”关注我们面向
Zynq
UltraScale+MPSoC器件的Xilinx®LogiCORE™IPH.264/H.265视频编解码器单元(VCU)内核能够以60Hz
FPGAerClub
·
2018-05-08 19:12
ZYNQ
Linux开发——ZedBoard使用ubuntu16.04文件系统+桌面
文件系统用的Koheron提供的ubuntu16.04,将镜像文件解压后可以直接使用文件系统,具体使用命令的命令是fdisk和mount文件系统链接:https://download.csdn.net/download/qq_34322603/10408179此文件系统不带用户桌面,参考了Ubuntu桌面环境安装教程:https://blog.csdn.net/wukai_std/article/
恰_同学少年
·
2018-05-02 12:10
ZYNQ-Linux
zynq
PBX:“MAX” 自动驾驶汽车软件开发平台
Zynq
UltraScale+MPSoC可实现对来自LIDAR、GPS、摄像机以及其它设备的各种数据的更快速处理,从而可带来安全、可扩展的实时响应的、高度差异化的解决方案。视频链接:https
FPGAerClub
·
2018-05-01 00:37
初学
Zynq
与Vivado之总结
一,Vivado在讲
Zynq
之前,需要先讲VivadoVivado是Xilinx公司的一款EDA,2012年出第一版,现在已经成为Xilinx官方指定的开发软件了。
FPGAerClub
·
2018-04-26 21:59
zynq
AXI总线
zynq
AXI是很重要的内容,本篇仅是简单的介绍。大量参考了其他书籍。
choose123
·
2018-04-23 19:21
zynq
PBX: 革命性的超便携超声设备
得益于赛灵思
Zynq
SoC的高集成度,超声设备也可以做到超便携,并提供高性能成像能力。本文转载自XILINX公众号,如涉及侵权,请私信小编删除。============华丽的分割线====
FPGAerClub
·
2018-04-19 20:09
GPIO按键控制中断以及LED亮灭(zc702)
在vivado-->Blockdesign下加入IP:AXIGPIO以及
ZYNQ
7。自动连接。打开
ZYNQ
7的PL-PS中断接口。AXIGPIO设置如下,注意勾选下方的中断使能。
Dy1an
·
2018-04-19 10:38
XADC实现串口循环打印
添加
ZYNQ
7ProcessingSystem和XADCWizard两个IP核。点击RunBlockAutomation以及RunConnectionAutomation,IP核将自己连接好。
Dy1an
·
2018-04-19 09:55
ZYNQ
跑系统系列(一) 传统方式移植linux
移植linux之传统方式在
ZYNQ
开发时,有些情况下,为了降低开发的复杂性,或是提升系统运行的性能,在ARM上跑一个linux系统往往是一个不错的选择,而且linux系统一般集成了一些常用的成熟驱动,可以减少开发周期
FPGAerClub
·
2018-04-17 19:08
嵌入式视觉浅谈(一)
就嵌入式视觉而言,最好的硬件平台还是FPGA+SoC,比如
Zynq
系列的Z7000系列,Altera的CycloneV系
geeeeeeeek
·
2018-04-16 23:50
嵌入式视觉
ZYNQ
基础系列(七) LWIP数据通路 -- PL数据->PS->PC机(TCP)
LWIP数据通路实验准备:基础概念以太网MAC是一个基础模块,它使得我们可以实现一个TCP/IP协议栈,协议使得应用可以基于网络来通信。如果想要解析一个TCP/IP协议栈,需要了解以下层次:•第一层——物理层:(描述物理连接)主要由外部物理层芯片实现•第二层——数据链路层:(描述物理层上数据传输的途径)可以由PS的MAC实现•第三层——网络层:(描述不同网络间数据传输的途径)提供网络路由和寻址层,
long_fly
·
2018-04-10 16:35
ZYNQ
基础系列
Zynq
硬件设计从此无难事
经过这几年的市场磨砺,
Zynq
-7000FPGASoC器件平台在开发者中的认知度和接受度越来越高,这种“ARM处理器+可编程逻辑”的创新架构,可以帮助开发者在设计中找到高性能与灵活性的完美平衡,对此大家也心知肚明
FPGAerClub
·
2018-04-09 21:16
固化程序和配置到SD卡和 QSPI FLASH
固化程序就是PS部分产生的二进制代码,配置是PL部分产生的比特流文件
ZYNQ
7启动的三个阶段:BOOTROM(处理器固化的引导程序,初始化基本的处理器硬件,PLL,处理器等,判断跳线设置的模式MIO2-
Sky_Lannister
·
2018-04-04 21:12
FPGA
ZYNQ
基础系列(六) DMA基本用法
DMA环路测试涉及到高速数据传输时,DMA就显得非常重要了,本文的DMA主要是对PL侧的AXIDMA核进行介绍(不涉及PS侧的DMA控制器)。AXIDMA的用法基本是:PS通过AXI-lite向AXIDMA发送指令,AXIDMA通过HP通路和DDR交换数据,PL通过AXI-S读写DMA的数据。实验思路首先设计一个最基本的DMA环路实验思路是:首先PS通过AXI-lite配置DMA的工作模式,然后,
long_fly
·
2018-03-30 11:42
ZYNQ
基础系列
Zynq
-Linux移植学习笔记之24-VPVN温度监测
在对模块进行信息监测时,会用到
ZYNQ
内部的VPVN通道,默认情况下该通道是不开启的,需要手动在内核驱动代码中设置修改为重新编译内核,加载镜像就能够系统/sys/bus/iio/devices/iio:
Felven
·
2018-03-11 19:29
Felven在职场
ZYNQ
7020 运行 VxWorks 7.0 系统
ZYNQ
7020运行VxWorks7.0系统
[email protected]
技术交流QQ群:691976956硬件平台:
ZYNQ
7020操作系统:VxWorks7.0硬件配置:CPU:
ZYNQ
7020DDR
千山鸟飞绝万径人踪灭
·
2018-03-11 12:07
项目分享
SylixOS下基于
Zynq
-7000加载FPGA程序
1、概述本文主要介绍SylixOS下基于
Zynq
-7000平台加载FPGA程序的方法,该方法使用的是
Zynq
-7000的devcfg功能模块(DeviceConfigurationInterface),
QInFzZJ
·
2018-02-27 14:42
SylixOS
FPGA
Zynq
: Using the AXI DMA
此文是转载自http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html我在测试AXIDMA时参考了这个文章,调通了xilinx官方的axidmatest.c环境:uboot:2015.4kernel2015.3vivado2015.4.1修改的地方:1、用SDK生成设备树要添加axidmatest的节点:axidma-
NarutoInspire
·
2018-02-24 13:04
嵌入式
——
Zynq&Petalinux
ZYNQ
基础系列(五) AMP模式 双裸核CPU同时运行
但是有一个主要核心,用来控制整个系统以及其它从核心SMP(对称多进程):一个操作系统同等的管理各个内核,例如PC机BMP(受约束多进程):与SMP类似,但开发者可以指定将某个任务仅在某个指定内核上执行默认情况下,
ZYNQ
long_fly
·
2018-02-18 18:54
ZYNQ
基础系列
Zynq
Xilinx SDK下载与调试教程
一.新建HelloWorld工程二、下载bitstream文件1、点击vivado菜单栏上的File->LaunchSDK,然后点击OK进入SDK界面:2、点击SDK菜单栏上的XilinxTools->ProgramFPGA点击Search...,选择design_1_wrapper.bit(design_1_wrapper.bit要放到helloworld.sdk/design_1_wrappe
NarutoInspire
·
2018-02-12 15:31
嵌入式
——
Zynq&Petalinux
Zynq
Xilinx SDK下载与调试教程
一.新建HelloWorld工程二、下载bitstream文件1、点击vivado菜单栏上的File->LaunchSDK,然后点击OK进入SDK界面:2、点击SDK菜单栏上的XilinxTools->ProgramFPGA点击Search...,选择design_1_wrapper.bit(design_1_wrapper.bit要放到helloworld.sdk/design_1_wrappe
NarutoInspire
·
2018-02-12 15:31
嵌入式
——
Zynq&Petalinux
zynq
开发软件操作整体流程
网上关于vivado开发
zynq
的资料很多,总结以下操作流程,以SD模式为例。
choose123
·
2018-02-12 14:03
zynq
device-tree中对spi-flash的分区
Solution:1、在vivado工程里面双击
zynq
IP核,在弹出的窗
Challenge_and_smiles
·
2018-02-11 10:58
petalinux工程创建
2017年9月问题记录与总结——Ubuntu14.04下安装Xilinx_SDK编译
zynq
u-boot并制作BOOT.BIN(板卡ZC7045)
一、说明以下为需要的软件和源码:虚拟机:VmwareWorkstation12.0.1Linux发行版:ubuntu14.04LTSU-boot:u-boot-xlnx-xilinx-v2017.4下载地址:https://github.com/Xilinx/u-boot-xlnx根据需要下载需要的版本,我取的是tag里面的2017.4的版本。SDK:Xilinx_SDK_2017.4_1216_
漫步的风暴
·
2018-02-09 17:18
Bootloader
2017年6月问题记录与总结——
ZYNQ
_7000(PL35X)模块(NOR/SRAM/NAND FLASH 控制器)读取NAND FLASH ID
1.NANDFLASH1.flash型号MT29F4G082.FLASH基本信息位宽:8位容量大小:4Gb=512MBBLOCK大小:128K+4kpage大小:2K+64bytesblock数量:4096(2*2048)每个block的pages数量:128K/2K=643.FLASH的物理组织这里plane的概念,应该是两个面,每一面有2048个block其于信息在图中标注清楚4.nandfl
漫步的风暴
·
2018-02-09 14:20
BSP_Driver
ZYNQ
-杂谈
的寄存器或者存储器(AXILITE读写外设寄存器AXIFULL读写PL部分的片内外存储器)3.PL中断PS4.PL主动读写PS的DDR存储器PL中断PS:1.ARM核设置中断2.添加xlconatIP核二、
ZYNQ
linux_0416
·
2018-02-01 11:29
ZYNQ
SylixOS定时器测试误差分析
1.2测试方法1.2.1测试模型利用
ZYNQ
内部私有定时器,设置定时时间250μs并绑定中断。在中断服务程序中拉高GPIO,下一次进入中断服务程序时拉低GPIO并且发送二进制信号量。
Yanjiaw
·
2018-01-31 18:59
SylixOS
定时器
测试
ZYNQ
学习之pl和ps接口
1、PL和PS的接口类型总共有两种:(1)功能接口:AXI、EMIO、中断、DMA流控制、时钟调试接口。(2)配置接口:PCAP、SEU、配置状态信号和Program/Done/Init信号。这些信号连接到PL内配置模块的固定逻辑上,给PS提供对PL的控制能力。2、AXI总线:AXI(AdvancedeXtensibleInterface)本是由ARM公司提出的一种总线协议。用于PL和PS之间的通
herryone123
·
2018-01-28 22:18
zynq
ZYNQ
高速接口系列(一) PCIe接口
PCIe学习笔记一、PCIe概况随着现代处理器技术的发展,使用高速差分总线替代并行总线已是大势所趋。与单端并行信号相比,高速差分信号可以使用更高的时钟频率,从而可以使用更少的信号线达到更高的通讯速度。PCIe总线解决了PCI总线的不足,它的发展将取代PCI成为新型的数据总线,其提供了更加完善的性能,更多的功能,更强的可扩展性和更低的成本在PCIE中有两种数据传输方式:1>DMA(DirectMem
long_fly
·
2018-01-25 10:39
ZYNQ
高速接口系列
PCIe
ZYNQ
FPGA
BMD
DMA
ZYNQ
HLS工具系列(基础知识篇) HLS从入门到上天(未完)
HLS学习笔记在
ZYNQ
HLS工具系列(一)中,体会到了HLS的强大,本篇将持续积累对HLS的学习,加固HLS的基础一、HLS工作过程如图,HLS的C到硬件,有几个重要步骤:调度:用来确定操作发生于哪几个时钟周期
long_fly
·
2018-01-22 22:48
VIVADO
HLS工具
ZYNQ
开发板SD卡读写
刚学习了一些关于
ZYNQ
开发板中SD卡读取的内容,想要在这里进行一下总结。
正义的龍7
·
2018-01-21 11:07
ZYNQ
上一页
47
48
49
50
51
52
53
54
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他