Zynq(ARM+FPGA)

ZYNQ SD卡读写

首先新建vivado工程在vivado中编辑zynq如下图选择sd卡再如下图配置编译完成运行sdk新建工程在新工程的bsp处如下设置即可配置打开sd卡再参照xilinx官方例程即可对sd卡实现读写操作。
crazyMadKing·2020-07-04 00:57

zynq平台，PS 与 PL共享内存的方法

开发环境：Ubuntu18.04软件环境：Linux内核、uboot源码及FPGA程序硬件环境：zynq开发板mz7100关于本文中所述问题，PS（armLinux）与（FPGA）共享的事PS端的内存。
1558009762·2020-07-04 00:52

EBAZ4205 ZYNQ开发板——入门第一步

最近在某宝上看到一款很便宜的拆机板EBAZ4205，将其作为ZYNQ7000系列开发板还是比较划算的。这块板子的FPGA芯片是ZYNQ7Z010，其内部含有两块ARMA9硬核和一块Artix-7逻辑。
bibogo·2020-07-04 00:47

ZED Board从入门到精通（一）：ZYNQ结构简介

ZYNQ-7000是第一代可扩展处理平台（ExtensibleProcessingPlatform，EPP），同时具有软件可编程、硬件可编程、IO可编程的特性，为此Xilinx强调了“AllProgrammable
卜居·2020-07-04 00:59

Zedboard-ZYNQ架构整理

时至今日，觉得自己看了不少文档，但是记住的却真的不多，更别说理解了，一些ZYNQ的特性，明明看着眼熟，却总是记不住它的确切含义，所以每每浪费大量的时间来做重复性工作，故笔者想整理下有关ZYNQ-7000
雄关迈步·2020-07-04 00:47

Zynq-Linux移植学习笔记之七-网络驱动

这一篇讲一讲u-boot里面的网络驱动以及linux内核里面的网络驱动，以及u-boot和linux的启动流程。1、u-boot启动流程u-boot启动是从start.s开始的，一直到进入main_loop结束。过程用下面一个表格表示，这里只列出几个重要的过程函数：序号执行过程1start.s(_start)2lowlevel_init.s(lowlevel_init)3crt0.s(_main)
Felven·2020-07-04 00:08

Ultra96基础学习篇——（1）Ultra96开发板及资料获取

是基于XilinxZynqUltraScale+MPSOC系列的芯片，具体使用的是：XilinxZynqUltraScale+MPSoCZU3EGSBVA484。
华仔成龙·2020-07-04 00:07

Zynq读写SD卡

1.搭建Zynq硬件平台，根据开发板及自己需要设置好DDR、PL时钟、外设等，本实验要选中SD0、UART1；2.搭建好硬件平台如下所示，生成bit文件并导出到SDK中。3.创建
华仔成龙·2020-07-04 00:07

资料：基于MPSOC XCZU15EG-2FFVB1156I 的PCIe FMC 光纤接口处理卡设计资料保存

基于MPSOCXCZU15EG-2FFVB1156I的PCIeFMC光纤接口处理卡一、板卡概述本板卡系我司自主研发，基于XilinxZynqUltrascale+MPSOC系列SOCXCZU15EG-FFVB1156
hexiaoyan827·2020-07-04 00:05

如何在Zynq-7000上烧写PL Image

在Zynq-7000上编程PL大致有3种方法：1.用FSBL，将bitstream集成到boot.bin中2.用U-BOOT命令3.在Linux下用xdevcfg驱动。
hemmingway·2020-07-04 00:03

zynq平台uboot简介

u-boot中几个关于配置信息的文件夹u-boot-xlnx/configs文件夹该文件夹中存在zynq_zed_defconfig，该文件用于配置板卡的功能。
hbcbgcx·2020-07-04 00:28

Zynq高速串行CMOS接口设计与实现

Zynq高速串行CMOS接口的设计与实现作者：hello,panda现在CMOS传感器的分辨率越来越大，对应的，对数据传输接口的要求也越来越高。
_Hello_Panda_·2020-07-04 00:55

ZYNQ PL 中断PS测试 以及重复中断问题的解决

在测试PL中断PS的过程中，本以为只要复制下代码就能顺利测出，结果在测试中断的过程中，总是会有重复中断的事情发生，郁闷至极，折腾了一天才找到问题。ps部分框图搭建如上，pl_led_4这里不会用到，我们主要是为了测试中断，因此只有输入IRQ_F2P[3:0]会有作用，分别代表4个中断输入从PL过来的。那么PL处的测试代码如下：wire[3:0]IRQ_F2P;reg[31:0]temp=0;alw
gzy0506·2020-07-04 00:36

zynq7000 linux axi-gpio驱动：重置axi-gpio驱动方法

linuxgpio从内核空间导出到用户空间petalinux在制作Linux系统时，会自动的将gpio从内核空间导出到用户空间，在用户空间下可以通过sysfs方式控制gpio；用户空间位置在/sys/class/gpio，在该文件夹下能看到gpiochipX，X代表gpio的base从那里开始。比如vivado设计用的axi-gpio地址时412000，经过空间导出到用户空间之后，gpiochip
俗子凡夫·2020-07-04 00:50

ZYNQ芯片的ARM端无法被JTAG检测到

通过JATG调试ZYNQ芯片时，发现在进行PS端应用程序debug情况下提示无法找到ARM设备；但是在Vivado环境下能连接到设备，就是说PL端可以正常使用，PS端无法使用。
笼子里的鸟·2020-07-04 00:48

CMOS MIPI EOT 学习 基于Zynq高速串行CMOS接口的设计与实现

重点看下面的这两个手册1.MIPIAllianceSpecificationforD-PHY.2.DRAFTMIPIAllianceSpecificationforCameraSerialInterface2(CSI-2).具体规定我没细看，估计不是固定的。有的时候输出的是，全0或者全1，等于{8{!ByteN-1[7]}}或者{8{ByteN-1[7]}}，与最后一个传输字节的最高位有关。另外，
染不尽的流年·2020-07-04 00:32

Zynq UltraScale+MPSoc 开发(一)

1ZynqUltraScale+MPSoc开发流程环境搭建及软件软件版本地址Xilinx_Vivado2019.2vivadopetalinux2019.2petalinux需要注意方向vivado直接安装
文虫并雕·2020-07-04 00:21

ZYNQ笔记（6）：普通自定义IP封装实现PL精准定时中断

软件的定时中断很难控制精准触发沿的位置，可以通过PL-PS的中断完成精准的定时中断。PL的中断通过Verilog代码产生，这样紧密结合PS-PL的处理，发挥各自的优势。一、PL侧定时中断1.实际要求①上升沿中断；②高电平宽度不小于1us；③中断计数器的时钟为200Mhz；④有两个中断：3ms和0.5ms2.Verilog中断代码1//********************************
djue7752·2020-07-04 00:08

ZYNQ笔记（4）：PL触发中断

一、ZYNQ中断框图PL到PS部分的中断经过ICD控制器分发器后同时进入CPU1和CPU0。从下面的表格中可以看到中断向量的具体值。PL到PS部分一共有20个中断可以使用。其中4个是快速中断。
djue7752·2020-07-04 00:08

DS5解决 内存踩踏

硬件平台：zynq7045。软件平台ucosII操作系统。这种问题定位起来非常费劲，有可能数组越界，有可能野指针等等。不过运气不错，我找到了神器：DS5。1.DS5的使用硬件连接就不用说了，软件开始。
dachunfree·2020-07-04 00:25

zynq gic中断控制器

先了解一些gic中断控制器（Zynq中的中断控制器基于ARMGICv1.0版本）。左面可以看出中断的几种分类：1.SGI:软件产生的中断。2.PPI：私有中断。3.SPI：共享中断。
dachunfree·2020-07-04 00:25

【JokerのZYNQ7020】AXI_ETHERNET_MTU_9K。

软件环境：vivado2017.4硬件平台：XC7Z035今天的关键词是jumboframe、mtu9k。具体说说是什么意思，在图像或者雷达进行实时、高速、大数据量传输时，普通的以太网接口（PS端，单帧小于1500B）就很难满足要求了，这时，启用巨型帧JumboFrame，单帧大小最大可以支持到9K，可以有效的提升带宽，使网络利用率大大提高。首先说下为什么PS端的千兆网口不行。如下图，外部网络数据
Joker_是小王。·2020-07-02 13:37

petalinux v2018.3 for linux 安装编译和优化流程步骤

Petalinux支持ZynqUltraScale+MPSoC、Zynq-7000全可编程SoC，以及MicroBlaze，可与Xilinx硬件设计工具Viv
ltx张小白·2020-07-02 10:29

移植python到zynq

移植python到zynq移植python到zynq编译环境交叉编译python解决缺少zlib库的问题。重新编译python。
-草原骑士-·2020-07-02 09:03

u-boot2020.04移植（1、u-boot的编译）

最近公司项目用到了xilinx的zynq7000soc，开发方式有所不同，驱动的数据都是通过设备树来提供，以前没接触过，所以想系统的学习一下相关的内容，但是手头只有一块三星的s5pv210开发板，使用的
mcdx·2020-07-01 22:54

交叉编译Qt和tslib

笔记超详细Qt5.9.5移植攻略，拿走不谢全志a64平台arm64位tslib和qt库的小白移植Qt移植：Ubuntu16.04交叉编译qt5.9.6详细教程Linux编译移植Qt5的环境_Xillinx的ZYNQ
黑客三遍猪·2020-07-01 15:19

zynq7000系列移植—JRE移植到嵌入式ARM平台（java运行在嵌入式linux）

转载：https://blog.csdn.net/weixin_39827918/article/details/78806642前言因公司项目需求，需要在zynq7000平台下运行javaweb程序，
QiHsMing·2020-07-01 12:51

zynq学习之程序固化SD卡和QSPI_FLASH

在进行zynq程序固话时需要注意的几点：1.在硬件中添加QSPI_FLASH模块2.修改QSPI的时钟到125M3.制作所要烧写的BOOT.bin文件，需要FSBL.elf、*.bit、*.elf三个文件
ck04_jige·2020-06-30 17:05

ZYNQ 启动分析

目录1、概述2、简介3、BootStrapPins4、BootRom流程5、BootROMHeader5.1、Structure5.2、SearchBootROMHeader6、Lockdown7、PostBootROM7.1、State7.2、MemoryMap8、PLConfiguration8.1、PLControlviaPSSoftware8.1.1、PLinitializationvia
爱洋葱·2020-06-30 16:41

详解zynq/zynqmp的gpio系统

zynq7000系列拥有共计最多118个gpio的引脚控制（理论上ps+pl）,其中MIO54个，EMIO64个，其trm的框图如下zynqmp系列同样如下其MIO78EMIO96其trm的框图如下此外
tccxy_·2020-06-30 15:18

Xilinx Zynq7010 SOC NTP交叉编译及移植过程

一、针对petalinux2016.4交叉编译环境Linux系统：Ubuntu16.04LTSPetalinux版本：petalinux2016.4交叉编译工具：arm-linux-gnueabihf-gcc5.2.1ntp源码版本：ntp-4.2.8p12.tar.gz过程如下：1、ntp源码包下载地址http://www.ntp.org/downloads.html这里使用最新的ntp-4.2
GinkgoZ·2020-06-30 12:18

RF network on chips （RFNoC）片上网络浅析

因此，EttusResearch公司基于K-7和Zynq7000等系列
白楚·2020-06-30 12:35

第七节，ZYNQ的启动原理和配置

ZYNQ的启动原理和配置1启动过程设备配置包含用于初始化和配置ps和pl的所有方法及过程。
youbin2013·2020-06-30 09:46

ZYNQ7020多网口不能工作在同一网段的问题与测试报告 - ZYNQ7021学习

测试环境ZYNQ7020的开发板上一共有五个以太网网口，分别给PL端网口配置了同网段的四个IP。
逸璞丷昊·2020-06-30 08:57

ARM上Linux的TCP通信实例 - ZYNQ7020学习

这是在接触一段时间的Linux网络通信后，重新回过来熟悉一些基本函数功能，所以，这里不做任何代码注释。以后再看时，再慢慢去查看每一个函数的原型、参数含义、返回值以及调用方式，这样才能真正学到东西。TCP通信流程服务器端的流程如下：（1）创建套接字（socket）（2）将套接字绑定到一个本地地址和端口上（bind）（3）将套接字设为监听模式，准备接收客户端请求（listen）（4）等待客户请求到来；
逸璞丷昊·2020-06-30 08:26

vivado中简单testbench测试代码的编写 - ZYNQ7021学习

首先要明白测试代码的作用，这点其实很重要！测试代码其实就是通过代码模拟产生测试的环境，然后测试自己编写的模块代码是否正确。这可以指导我们在编写代码过程中决定某一些控制信号该如何产生，比如用于控制产生测试信号的控制信号，可以在一个initial模块里去改变这个值，而测试信号中的控制信号，应该在时钟下产生。1、将测试代码模块命名为sim_crc_to_ram，并且不需要任何输入信号。modulesim
逸璞丷昊·2020-06-30 08:26

02 ZYNQ LWIP TCP_SERVER 发送设置

上一次的lwip调通之后，用网络调试助手，将网路调试助手设为tcp_client形式，通过网络助手向板子发送数据，板子会在接收到之后发回给网络助手。现在需要测出以太网的速度，思路是使板子一直向pc发送数据，根据30s接收的字节来计算每秒发送的速度。所以修改有以下几步：1找到发送函数tcp_writetcp_output2找到板和pc连通时上述函数需要的参量pcb修改过程如下：1在主程序中，设置发送
叶子长新芽·2020-06-30 07:49

ZYNQ QSPI_FLASH程序固化

制作镜像文件需要：PL部分的bit文件，PS部分的elf文件，以及安置代码FSBL文件BOOT.bin=FSBL.elf+该工程.bit+该工程.elf众所周知zynq具有多种启动方式：NOR,NAND
yaoyaoshalou·2020-06-30 06:18

zynq PS端向PL端的DDR3读写数据

参见我的工程E:\vivado_program\ps_control_pl_ddr3该例程是在ZC706开发板上实现的，在vivado中如下所示：其中mig的配置比较复杂，具体参考文档在如下下载页中下载：https://download.csdn.net/download/yanxiaopan/10467417及xilinx官方文档ug898第五章。在SDK中的程序如下所示：#include#in
yanxiaopan·2020-06-30 06:07

（三）zc702Linux启动过程

接上一篇第一次一股脑成功编译完成后，编译后的输出文件保存在poky/build/tmp/deploy/images/zc702-zynq7/目录下，有u-boot、内核镜像、根文件系统、设备树文件等。
黎杨·2020-06-30 06:05

基于Zynq的数据采集系统设计与调试(三) —— FIFO的使用

前言：FIFO是数据采集系统中必不可少的环节，AD采回来的数据要送至ARM/DSP处理，或将采回来的数据写到本地，都需要解决读写速度匹配问题，解决这类问题，首选FIFO。在我们的设计当中，使用的是ADI公司的AD7989，18bit，100KSPS，采用三线SPI数据传输模式。采用两级FIFO，第一级FIFO用于缓存AD采样点数据，第二级FIFO用于DMA数据传输。一.FIFO的使用在本设计中，将
yangzhiyuan0928·2020-06-30 05:34

Zynq的FPGA设计中[DRC 23-20]错误的解决

上次做DDS时出现了[DRC23-20]，当时是这样处理的(并没有解决)：在网上搜了一下，新建一个tcl文件，在文件中添加set_propertySEVERITY{Warning}[get_drc_checksNSTD-1]set_propertySEVERITY{Warning}[get_drc_checksRTSTAT-1]set_propertySEVERITY{Warning}[get_d
yangzhiyuan0928·2020-06-30 05:03

petalinux在zynq平台移植和双网口实现

petalinux在zynq平台的移植硬件1.zynq-7z010;2.两个mavell,88E1510网卡软件1.petalinux2018.2;2.linux-xlnx-xilinx-v2018;3.0001
xu20151111·2020-06-30 03:25

使用VIVADO编写简单的Verilog程序和Testbench

一、新建工程参见玩转Zynq连载17——新建Vivado工程，这里不再另行说明。
xidian_hxc·2020-06-30 01:20

基于对zynq以太网驱动的分析理解linux phy子系统

1.简介使用zynq7000系列SoC开发以太网功能比较简单，xilinx提供了完整的驱动程序，只需配置设备树中与phy相关的信息即可，本篇文章的重点并非讲解以太网驱动程序本身，而是通过对以太网驱动程序代码的分析
xiangweiky·2020-06-30 00:01

zynq的HDMI接口显示测试（用的是HDMI转VGA，开发板为MIZ701N）

图像加密需要用到HDMI显示，刚好米联客有例子，但是按着文档学习，发现怎么都显示不了，之后咨询店家，说需要HDMI使能（HDMI转VGA需要使能，不是就不需要了），电路图如下也就是对D18引脚使能，即D18=1；代码修改就简单了，直接在HDMI_display_Demon.v文件里添加一个引脚，然后添加引脚约束就可以了moduleHDMI_display_Demon(inputclk_100M,i
wuzhouqingcy·2020-06-29 21:56

ZYNQ PS-PL数据交互方式总结

一，中断：二，IO方式：MIOEMIOGPIOMIO分配在bank0和bank1直接与PS部分相连，EMIO分配在bank2和接和PL部分相连。除了bank1是22-bit之外，其他的bank都是32-bit。所以MIO有53个引脚可供我们使用，而EMIO有64个引脚可供我们使用。使用EMIO的好处就，当MIO不够用时，PS可以通过驱动EMIO控制PL部分的引脚，接下来就来详细介绍下EMIO的使用
叶听雪落·2020-06-29 18:57

FPGA入门之路（1）xilinx zynq 7010 开发板测试

1.开发板简介我是在黑金买的一块ZYNQ7010的开发板，开发版各参数和结构图如下：（1）USB5V电源供电,或者扩展口5V供电，最大电流不超过500mA;（2Xilinx双核ARMcortex-A9+
广州老周·2020-06-29 15:52

玩转Zynq连载1——Zynq的linux启动过程

玩转Zynq连载1——Zynq的linux启动过程更多资料共享链接：https://share.weiyun.com/5s6bA0s1概述简单的，以ug585中的一张图来看，从大的方面说，Zynq中liunx
Nuoson聪·2020-06-29 12:11

ZYNQ系列通过QSPI启动的程序烧写

近来在调试ZYNQ与上位机的PCIe通信，因为上位机机箱重启BIOS检测方式设置不同，需要先将程序固化之后一起上电，这里简单的对QSPI启动的程序固化做个说明与总结。
pang_bo·2020-06-29 11:05
上一页 41 42 43 44 45 46 47 48 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他