Zynq(ARM+FPGA)

ZYNQ 开发板（zedboard）QSPI flash烧写

以ZYNQ用PL按键通过中断控制PS端LED亮灭实验为例vivado设计使能QSPI控制器在Vivado界面左侧选择OpenBlockDesign，然后在右侧的Diagram界面中双击ZYNQProcessingSystem
RyanLee90·2020-07-04 08:46

基于Xilinx的XADC笔记

Xilinx的7系列FPGA和Zynq器件在片上集成了模数转换器和相关的片上传感器（内置温度传感器和功耗传感器），可在系统设计中免去外置的ADC器件，有力地提高了系统的集成度。
R@·2020-07-04 07:05

XILINX GTX学习笔记

但是没有人介绍说怎么封装用户的接口，我这里简单的说一种方法：下面是网上搜集的一些GTX的相关资料链接：https://blog.csdn.net/weixin_42229533/article/details/86541557（[ZYNQ
R@·2020-07-04 07:05

zynq学习相关资料链接（持续更新。。。）

mod=viewthread&tid=1796&highlight=zynq（米联客ZYNQ学习视频）https://blog.csdn.net/Claudedy（Claudedy这个博主写的自学笔记,
R@·2020-07-04 07:33

【ZYNQ-7000开发之三】ZYNQ平台的HDMI驱动测试

高清显示是ZYNQ的一大特色，显示有利于观察数字图像处理的输出和人际交互。在本篇文章中，将在XilinxZYNQ平台上对HDMI进行测试，参考ADI的官方Demo。
RZJM_PB·2020-07-04 07:21

【ZYNQ-7000开发之五】PL和PS通过BRAM交互共享数据

本篇文章目的是使用BlockMemory进行PS和PL的数据交互或者数据共享，通过zynqPS端的MasterGP0端口向BRAM写数据，然后再通过PS端的MaterGP1把数据读出来，将结果打印输出到串口终端显示
RZJM_PB·2020-07-04 07:21

【ZYNQ-7000开发之十二】中断：PS接收来自PL的中断

端通过按键产生中断，PS接受到之后点亮相应的LED.本文所使用的开发板是Miz702(兼容zedboard)PC开发环境版本：Vivado2015.2XilinxSDK2015.2搭建硬件工程建好工程后，添加ZYNQIP
RZJM_PB·2020-07-04 07:21

【ZYNQ-7000开发之十】TGP+VDMA+HDMI搭建视频通路

本编文章在ADI官方HDMI例程的基础上进行修改，实现视频通路，为使用ZYNQ视频处理做好必要准备。
RZJM_PB·2020-07-04 07:49

【ZYNQ-7000开发之八】OLED的驱动

发现了个很好用的OLEDIP,和大家分享下，顺便轻松下，这几天调试太坑。本系列文章尽可能的让每一个实验都相对独立，过程尽可能保证完整性，保证实验的可重现性。但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍。本文所使用的开发板是Miz702(兼容zedboard)PC开发环境版本：VivadoDesignSuite2015.2建立硬件工程新建工程选择Zedboard，点击Finish创建
RZJM_PB·2020-07-04 07:49

【ZYNQ-7000开发之四】在PS端使用AXI DMA传输的步骤

本篇文章简要总结下AXIDMA在ZYNQPS端的初始化方法。本文摘抄自xilinxSDK的API文档，更加详细的内容请参考官方文档，这里只提取了关键部分。
RZJM_PB·2020-07-04 07:17

ZYNQ中MIO/EMIO GPIO的使用

ZYNQ支持通过配置将PS的控制器信号通过EMIO输出，例如PS自带的UARTController，如果正常选择引脚只能选择MIO引脚输出，但是通过设置可以选择连接到EMIO引脚。
Noahyo·2020-07-04 07:16

Zynq

Zynq的学习（一）基本架构一，简介部分Zynq是由两个主要部分组成的：一个是由双核ARMCortexA9构成的处理系统（PS），另一个是等价于一片FPGA的可编程逻辑（PL）。
Jaymr99·2020-07-04 07:02

通过libusb实现PC与ZYNQ之间的USB通信

1概述libusb是一个免费的跨平台USB库，本文在windows平台下使用libusb库开发上位机程序与ZYNQ的USB接口进行数据收发测试。
MmikerR·2020-07-04 07:30

基于ZYNQ的开源CANopen协议栈CANFestival移植

本文讲解了CanFestival库的基本架构和原理，针对ZYNQ平台详细介绍了裸机移植的原
MmikerR·2020-07-04 07:30

基于ZYNQ的可靠镜像升级及Multiboot方案实现

weixin_43189165/article/details/97761784https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18842174/Zynq
MmikerR·2020-07-04 07:30

zynq中断：共享外设中断（SPI）

摘要:关于zynq的中断说明网上有很多的帖子，比如说一下的帖子就写的很不错。
为中国IC之崛起而读书·2020-07-04 06:37

vivado IP核设计一些小细节

对于片上系统的开发，首先需要添加的是Zynq，通过RunBlockAtuomation来完成预处理
LovingDuo·2020-07-04 06:14

ZYNQ基本使用（1） PS的UART基本使用

管脚信号设计指导UART启动顺序配置控制器功能发送数据接收数据RXFIFO触发等级中断寄存器概述硬件系统软件系统基本使用参考PS_UARTUART控制器简介UG585–ch.19:UARTControllerZYNQ
Protogenoi·2020-07-04 06:02

ZYNQ基本使用（5） 中断 -- 来自PL的中断

ZYNQ（4）中断--私有定时器中断SPI中断（来自PL）中断号来自PL的中断信号是属于SPI中断，在中断表中可以看到具体的中断号为61~68和84~91共16个中断，可供给PL使用。
Protogenoi·2020-07-04 06:02

ZYNQ开发之PL-PS中断

1、说明\qquad本文叙述了ZYNQ芯片中断相关内容，并且例举了PL-PS中断实例。
Leo_9824·2020-07-04 06:25

VIVADO和SDK联合调试--转载我之前的blog的内容

经过我几天来不吃不喝（当然健身房还是不能落下的，hhh），总算把zynq的软硬件调试搞通了，但是这些仅仅是对付一些一般复杂性的系统，当系统变得庞大时，可能里面需要更多的调试技巧，但是掌握zynq的调试技巧对
Laplace666·2020-07-04 06:41

zynq pl读写ddr 实现vga高清显示

其实通过vga显示官方有一个ip核可以用，但是我不是主要为了实现vga显示，而是为了实现如何从ps端向pl端进行大量的数据传送，经过了间断性的不断代码测试，编写，我最终实现了。下面简单说下我是怎样实现的。目的：1.实现pl读取ddr内的数据将数据转换成vga的数据流显示到屏幕上，显示大小640*4802.ps端向ddr内写入像素值，pl端能够同步转换并显示出来。3.利用axi总线实现。本次是使用的
z_space·2020-07-04 06:19

ZYNQ使用88E1510 PHY芯片的驱动程序

SDKV2014.4PHY88E1510PL端以太网，自协商standalone应用程序PL端设计，略。根据PL端生成的hdf，新建项目，采用官方lwipechoserver例程。发现运行结果为-----lwIPTCPechoserver------TCPpacketssenttoport6001willbeechoedbackauto-negotiatedlinkspeed:69073很明显不对
Jasper.J·2020-07-04 06:40

ZYNQ生成一个工程的基本步骤

Zynq7000SoC是业界首款AllProgrammableSoC组成：PL(FPGA部分)PS(ARM部分)PL和PS数据传输的高效接口:AXI和ACPPS:处理系统（ProcessingSystem
Jasper.J·2020-07-04 06:40

xilinx zynq开发--修改官方的根文件系统

#前段时间在做zynq702评估的时候，提出了一种省事的制作和修改根文件系统的方法：#用dd命令将官方uramdisk----->ramdisk#或者直接用官方的ramdisk，解压后得到ramdisk.image
Klaus_Wei·2020-07-04 06:49

Linux Zynq GPIO中断

注册中断：对每个pin进行循环遍历for(pin_num=0;pin_numngpio);pin_num++)gpio_irq=irq_find_mapping(irq_domain,pin_num);将GPIO号映射为Linux系统中断号。在Linux中断系统中，一个irq_domain表示一个中断控制器，其内中断由0开始编号（尚存在疑问）unsignedintirq_find_mapping(
JINGYANG2015·2020-07-04 06:51

在ZYNQ ZCU106上安装运行petalinux

环境Ubuntu16.04LTSXILINXZYNQUltraScale+MPSocZCU106问题想要在ZCU106上安装linux系统以便于后续开发，查阅了很多资料，发现网上说的都不是很清晰，逻辑有些乱
GaleZhang·2020-07-04 05:15

ZYNQ流水灯实验（FPGA控制）

1.创建新工程，一路next2.选择对应型号板子3.增加资源，创建.v文件，这里命名为led.v4.定义模块，用到时钟输入和led输出5.编写verilog代码'timescale1ns/1psmoduleled(inputsys_clk,//开发板输入时钟，50MHzoutputreg[1:0]led//输出led,用于控制开发板上两个led);reg[31:0]timer_cnt;//定义一个
guo_kk·2020-07-04 05:35

ZYNQ中断实验

/*程序中编写了3个函数，一个是main主函数，一个是中断建立函数，另一个是中断调用函数。首先在Main函数中初始化定时器timer，指定timer的设备号为XPAR_XSCUTIMER_0_DEVICE_ID，此设备号在xparameters.h的头文件中定义了的。再设置定时器的初始设定值并启动定时器，当定时器减为0的时候，会重新赋值这个初始设定值。再调用定时器中断建立函数SetupInterr
guo_kk·2020-07-04 05:04

SylixOS在ZYNQ中划分CACHE

范围本文档介绍了SylixOS在XilinxZynq-7000开发板上如何进行L2Cache划分。
闫佳伟·2020-07-04 05:24

PS与PL协同设计实现GPIO

前面的和上一结差不多，新建工程，新建IP核（ARM_CORE）,再放置ZYNQ的处理器,RunBlock后就双击图标进行配置和剪裁Peripheral里面只要UART，MIO里的APP里的Timer去掉
Sky_Lannister·2020-07-04 05:35

学会Zynq（24）UART控制器简介

本文简单介绍Zynq中的UART控制器，重点放在编程所需了解的知识。
FPGADesigner·2020-07-04 05:53

学会Zynq（9）定时器使用示例（PPI）

定时器资源每个Cortex-A9处理器都有私有的32位定时器和32位看门狗定时器。这两种定时器都是32位的计数器，计数到0时产生中断；带有8位的预分频器，能够更好地控制中断周期；可配置为单次重载或自动重载模式；可配置初始值。它们的工作时钟固定为CPU频率的1/2（CPU_3x2x）。两个CPU同时共享一个64位的全局定时器GT，这是一个递增的计数器，带有自动递增功能。全局定时器与私有定时器在内存中
FPGADesigner·2020-07-04 05:52

学会Zynq（22）XADC测量片内温度与电源电压

本文将介绍如何在PS中调用Zynq内部的XADC模块进行片内温度和电源电压测量。先了解XADC的相关知识，再通过实例体会XADC的用法，学习XADCAPI函数的使用。
FPGADesigner·2020-07-04 05:52

学会Zynq（15）UDP sendto函数的使用

上文从“UDP发送HelloWorld”的实例体会了lwIP的使用。在user_udp_init函数中我们按照“创建UDPPCB->绑定本地端口->连接远程主机”的顺序完成初始化，发送时使用send函数将数据发送至连接的主机。事实上，udp_connect函数的作用只是设置PCB的远程地址，没有产生任何网络流量。lwIP在UDP通信中还有另一个发送函数udp_sendto，本文在上个例子的基础上稍
FPGADesigner·2020-07-04 05:52

学会Zynq（2）Zynq-7000处理器的配置详解

Zynq-7000配置添加好ZYNQ7ProcessingSystemIP核后，需要对其进行配置，双击弹出如下窗口。绿色部分表示ZYNQPS部分中可配置的项目，可以双击转向
FPGADesigner·2020-07-04 05:52

学会Zynq（1）搭建Zynq-7000 AP SoC处理器

Vivado的资料还没有记录完，不过还是先记录下这段日子用的比较多的Zynq,也为接下来的项目做做准备。
FPGADesigner·2020-07-04 05:52

FPGADesigner《学会Zynq》系列目录与传送门

第1-3篇，开始学习Zynq前的基础知识概述，第一篇中给出了Vivado搭建硬件环境和SDK简单使用的示例，建议熟练掌握这个流程，后面的文章都没有介绍“在哪一步该点哪里”。
FPGADesigner·2020-07-04 05:21

ZYNQ7000 pl330DMA vs CPU读DDR速率分析

单核freeRtos环境：Zynq7045芯片平台，core0单核freeRtos系统。此环境不需要特殊修改，自带的两个demo均可跑过。
Doriswang84·2020-07-04 05:59

ZYNQ7000双核AMP工作方式下如何共享L2 Cache

运行环境：Zynq7045芯片平台，Core0跑Linux，Core1跑FreeRTOS，通过OpenAMP框架来启动Core1-FreeRTOS和核间通信。
Doriswang84·2020-07-04 05:59

ZYNQ7000（ZC7045）时钟配置方法

为了将ZYNQ的PS测的两个核运行频率提升到1GHZ，同时正确的配置我的时钟定时器以及时间戳，需要了解ZYNQ的时钟管理系统和配置方法。
漫步的风暴·2020-07-04 05:41

记一次ZYNQ板卡无法启动问题的调试过程

1.现象板卡上电无法从QSPI启动，板卡为调试板卡，没有复位系统，QSPIFLASH中已经烧写boot.bin,要成功启动，分为下面四个阶段，首先bootrom上电后会根据bootmode(由配置MIO的管脚电平组合决定，即跳线帽)，从对应的启动介质中读取镜像，读取开始的时候会先读取头部信息，如果成功则才会load启动代码，将fsbl读到ocm运行，然后由fsbl去启动uboot。2.调试过程2.
漫步的风暴·2020-07-04 05:41

一步步学习zynq软硬件协同开发（AX7021）【AXI-DMA】：AXI-DMA Scatter/Gather Mode(SG模式)

AXI-DMA有几种模式，其中最难使用的莫过于Scatter/Gather模式，以下简称sg模式，axi_dma的框架如下：在AX7021上，有4路PL端的网口，该网口的驱动和PS端的驱动有所差别，移植到我们自己的RTOS下，需要重新做驱动，除了phy的配置，mac的配置，最关键的部分在于网络协议栈的描述符的处理，这里也就要涉及到sg模式的使用，要对网络协议栈也有比较强的理解。该部分的结构如下：这
漫步的风暴·2020-07-04 05:41

ZYNQ7000 芯片Linux下的SPI接口与驱动配置

本文将介绍如何利用Vivado和petalinux开发Zynq7000系列芯片的SPI外设接口。
零阶简振波·2020-07-04 05:10

ZYNQ-7000 QSPI Flash和SD卡启动Linux的方式

在ZYNQ-7000系列Soc上启动Linux操作系统需要两个文件，一个为BOOT.mcs（QSPI启动所需，SD卡启动为BOOT.bin）和image.ub。
零阶简振波·2020-07-04 05:39

ZYNQ7020_Linux_HLS_IP的驱动

ZYNQ7020_Linux_HLS_IP的驱动一、目标二、准备工作1、生成.bit文件三、裸机程序1、HLSIP初始化四、驱动介绍1、驱动结构2、测试程序3、结果一、目标驱动HLS生成的角点检测IP。
Chi_Hong·2020-07-04 05:35

ubuntu16.4 环境移植ubuntu到zynqMp_zcu102

安装petalinux下载petalinuxhttps://www.xilinx.com/support/download下载zcu102ZCU102BSP安装petaLinux把shell设置成bash（这一步看不懂的话可以忽略，因为有些人喜欢把shell设置为dash），具体设置方法是$sudodpkg-reconfiguredash安装一些库（参考ug1144文档，下面为shellcomma
CandB_1995·2020-07-04 04:14

EBAZ4205 ZYNQ 7Z010原始LINUX系统的修改与使用

最近收了个EBAZ4205矿机控制卡，某鱼上非常便宜，手上只有串口调式器，没有JTAG调试器，也没有改造板子，只是焊了串口连接的引脚，上电串口能打印信息，也能进系统，但是系统还有密码。想玩又没有其他工具怎么办。游荡于各个网页上的相关论坛和资料，终于找到了突破口，可以先玩玩ARM的linux应用开发。关于板子的相关资料网上已经比较丰富了。本文主要参考了以下论坛和帖子的内容，再此向这些大拿表示感谢表示
zhys2007·2020-07-04 04:15

zynq学习笔记之petalinux （4）开发板网络测试

这一篇主要讲讲网络测试，同时也包含怎么将netperf测试工具通过petalinux工具编译进zynq中。
ck04_jige·2020-07-04 04:43

ZYNQ 简介

传统的嵌入式集成电路应用级芯片常见的DSP，ARM，PowerPC，MIPS，FPGA等，FPGA有灵活性好，资源丰富，可反复编程（Programmable）速度快（并行）的优势。在以往的应用中，常有场景需要使用ARM作为主控，通过ARM的外设并行RAM类总线外挂FPGA，使用FPGA来做高速的数据采集或者运算的架构，在通信，医疗电子等等行业，这都屡见不鲜；传统的嵌入式SoC硬件系统架构如下：XI
爱洋葱·2020-07-04 04:37
上一页 38 39 40 41 42 43 44 45 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他