ddr

【Xilinx DMA】Xilinx FPGA DMA介绍

如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA；而对于大量数据的搬运，内存DDR3到PL的软核AXIDMA，并且用HP接口以达到高速传输的效果，但是其缺
Linest-5·2024-01-04 19:44

嵌入式C语言的固定地址操作

语言的固定地址操作嵌入式C语言的固定地址操作一.嵌入式固定地址操作背景二.嵌入式固定地址操作方式1）跳转到程序固定地址2）读写固定地址一.嵌入式固定地址操作背景在进行嵌入式开发的时候，由于需要和底层的存储设备比如DDR
进击的横打·2024-01-03 15:40

相机解析驱动小记

配置输出尺寸；传输模式：DDR？SDR？；传输格式：raw8/10/12？rgb？DvporLvds？
NoNoUnknow·2024-01-02 08:46

半导体存储器分类（笔记）

半导体存储器的分类大致如下：在嵌入式领域中常见的存储器有：eMMC、FLASH和DDR。
鹅的余额·2024-01-02 03:44

Verilog设计倒计时秒表

目录一.设计要求二.模块总和三.模块设计1.顶层模块2.分频模块3.计数模块4.倒计时模块5.数码显示模块6.管脚约束代码四.引脚分配五.演示视频一、设计要求①.用基于NEXY4DDR开发板自带的时钟驱动电路
夏澄啊·2024-01-01 02:37

Verilog跑马灯 nexy4ddr

基于小梅哥b站FPGA视频要求：八个Led灯每隔0.05s循环闪烁verilog设计：moduleled_run(inputclk,//时钟100MHZ1/100000000=10nsinputrst_n,outputreg[7:0]led//每灯间隔50ms闪烁50000000ns);reg[26:0]cnt;//计数到500000050000000/10=5000000always@(pose
夏澄啊·2024-01-01 02:07

Verilog设计数字时钟

顶层模块2.秒分频模块3.秒计数模块4.分钟分频模块5.分钟计数模块6.小时分频模块7.小时计数模块8.数据分配数码管模块9.数码管显示模块10.管脚约束代码四、引脚分配一、设计要求1.利用NEXYS4DDR
夏澄啊·2024-01-01 02:07

Verilog设计交通信号灯

目录一、设计要求二、模块总和三、模块设计1.顶层模块2.分频模块3.计数模块4.状态机模块5.倒计时模块6.数码显示模块7.约束代码四、引脚分配五、板上测试总结一、设计要求1.利用NEXYS4DDR开发板设计一款交通灯控制系统
夏澄啊·2024-01-01 02:32

内存频率与带宽

blog.chinaunix.net/uid-14214482-id-3220464.html内存带宽计算公式：带宽=内存核心频率×倍增系数×(内存总线位数/8)（通用的计算公式：带宽＝频率*位宽／8）内存从SDRAM发展至今DDR4
Kelvin_Ngan·2023-12-31 23:27

一文看懂Linux内核页缓存（Page Cache）

由于读写硬盘的速度比读写内存要慢很多（DDR4内存读写速度什么是页缓存为了提升对文件的读写效率，Linux内核会以页大小（4KB）为单位，将文件划分为多数据块。
简说Linux内核·2023-12-31 21:41

【xdma】 pcie.bar设置

优质开源项目–PCIE通信xdma两者保持一致FPGA开源项目–PCIEI/O控制卡xdmaPCIe的XDMA应用读写部分分为两种，一种是数据的读写，另一种是配置数据的读写，在数据读写部分，DMA通过MIG控制DDR
黄埔数据分析·2023-12-31 20:08

DDR3通信协议介绍篇

一.DDR3简介DDR核心技术点就在于：(1)双沿传输。
我来挖坑啦·2023-12-30 06:25

【原创分享】DDR拓扑结构的详细解析

在进行多片DDR设计的时候，通常DDR会存在拓扑结构，下面我们将详细介绍一下各种拓扑结构的区别以以及应用场景。
凡亿教育·2023-12-29 18:52

DDR终端匹配电阻的长度多少合适？

上次我们对不加端接电阻和加端接电阻之后的仿真结果做了分析之后我们得出在DDR采用菊花链拓扑结构的时候是需要加端接电阻的，这次我们看看DDR末端的端接电阻距离最后一片DDR远一点效果好一些还是近一点效果好一些
凡亿教育·2023-12-29 18:52

【PXIE301-208】基于PXIE总线架构的Serial RapidIO总线通讯协议仿真卡

板卡支持4路SFP+光纤接口，支持一个PCIex8主机接口，板载1组独立的64位DDR3SDRAM大容量缓存用来进行PCIEDMA数据缓存。该板卡的4路光纤通道可支持Seri
北京青翼科技·2023-12-29 13:36

Linux学习笔记-芯片性能检测

文章目录概述Dhrystone（单核性能测试工具）简介：源码下载：源码编译：使用及输出结果coremark（多核性能测试工具）简介：源码下载：源码编译：使用及输出结果：stream（DDR内存带宽测试工具
逆风奔跑的攻城狮·2023-12-28 05:42

瑞数反勒索DDR，荣获嘶吼2023网络安全行业优秀安全产品！

随着科技的迅速发展和网络的普及应用，网络安全威胁也日益繁多和复杂。根据嘶吼安全产业研究院对网络安全行业最新洞察发现：数据泄露仍为我国网络安全重点关注对象；安全漏洞数量走势明显升高。除此之外，在网络世界中，还存在着更多潜在的风险和威胁，对个人、组织和整个社会都构成不同程度的危害。比如：恶意软件、网络攻击、身份窃取、社交工程、0day漏洞、IoT威胁等。面对如此之多的网络安全问题，国内相关政策导向逐渐
科技云报道·2023-12-27 00:49

bat 脚本及shell 脚本获取命令输出的字符串

/vollistrc_ddr_mv1)echo$SFN_NAMEwindowsfor/f"delims="%%iin('./vollistrc_ddr_mv1')dosetMV_MVOL=%%i
黑寡妇666·2023-12-26 12:07

黑苹果Hackintosh-ROG-B360i-8100

电脑配置主板：AsusRogStrixB360iGAMINGCPU：IntelCorei3-8100内存：瑞势DDR424004GBx2硬盘：东芝SSD128GM.2显卡：无主板BIOS设置CFGLock
小写m·2023-12-26 09:34

AXI总线核心解读---基于官方文档

AXI总线何处使用AXIZYNQ异构芯片，内部总线使用的AXI总线纯FPGA的IP接口也要用高速接口，DDR（AXI、传统）等模块都有涉及到什么是AXI总线AXI的三种形式:AXI-FULL：高性能的存储器映射需求
Per_HR7·2023-12-25 23:48

DDR加终端匹配电阻和不加信号质量的区别

DDR采用菊花链拓扑结构时，由于信号传输线较长通常需要在DDR末端加上终端匹配电阻，端接的方式有很多，但是都是为了解决信号的反射问题，通常为了消除信号的反射可以在信号的源端或者终端进行解决，在源端处消除反射是采用电阻串联的方式
凡亿教育·2023-12-25 20:08

笔记本 内存条升级 双通道

由原来的两条4G共8G内存条更换为两条16G共计32G的内存配置（品牌为联想【DDR42667】）,共计花费322.27元。
搬砖精神小伙·2023-12-25 07:56

ISP 状态机轮转和bubble恢复机制

一帧图像数据传输完成REG_UPDATE:ISP寄存器更新完成(每个reggroup都有独立的这个中断)EPOCH:ISP某一行结尾(默认20)就会产生此中断BUFFERDONE:一帧图像数据ISP完全写到DDR
lz_1990·2023-12-25 05:50

AG16KDDF256 User Manual

AGMAG16KDDF256是由AGMFPGAAG16K与DDR-SDRAM叠封集成的芯片，具有AG16KFPGA的可编程功能，提供更多可编程IO，同时内部连接大容量DDR-SDRAM。
Embeded_FPGA·2023-12-24 17:21

寄存器的妙用

为了省电，把DDR,程序ROM,几乎所有硬件模块都关闭了，只留下RTC,GPIO,中断等相应按键，遥控器，时间事件。怎么实现相互传递信息呢？
ketaotech·2023-12-24 10:49

迅为3A5000_7A2000龙芯全国产处理器LoongArch架构核心主板

桥片：采用龙芯7A2000，支持PCIE3.0、USB3.0和SATA3.0显示接口2路、HDMI和1路VGA，可直连显示器;另外内置一个网络PHY，片内集成了自研GPU，搭配32位DDR4显存接口，支持
mucheni·2023-12-24 01:36

【IMX6ULL学习笔记之Linux系统移植02】——Uboot移植

armCROSS_COMPILE=arm-linux-gnueabihf-distcleanmakeARCH=armCROSS_COMPILE=arm-linux-gnueabihf-mx6ull_14x14_ddr512
火红色祥云·2023-12-23 07:29

rv1126 SDK修改波特率为115200和u-boot延迟启动

修改DDR初始化和SPL初始化波特率修改/rkbin/tools/ddrbin_param.txt中的uartbaudrate参数为115200，其它不需要修改.修改完成后，使用ddrbin_tool重新生成
TSINGEYE清眸物联·2023-12-22 17:01

01-硬件篇-高速电路板

核心板：rv1126处理器，DDR4,eMMC等功能板：普通网口，视频输入口，普通IO，串口，USB口，TF卡槽核心板：6层（暂定：其实
C_IS_ALL·2023-12-21 21:43

【自用】Ubuntu20.4从输入法到ddr200t运行HelloWorld

【自用】Ubuntu20.4新系统从输入法到ddr200t运行HelloWorld零、编辑bashrc一、搜狗输入法安装二、百度网盘安装三、Vivado2022.2安装四、编译蜂鸟E203自测样例1.环境准备
庚_·2023-12-21 03:01

linux内核如何读写ddr,Linux内核驱动之DDR3(二)内存映射

一内存映射的概念上文中的内存寻址主要讲的是内存控制器如何去访问DDR3芯片基本存储单元本文中的内存映射主要讲的是如何将内存控制器管理的DDR3芯片地址空间映射到SOC芯片为DDR3预留的地址范围。
weixin_39554021·2023-12-20 15:03

AX7A200教程(9): ov5640摄像头输出显示720p视频

一，功能框图ov5640摄像头视频通过ddr3缓存后，最后使用hdmi接口进行输出显示二，摄像头硬件说明2.1，像头硬件管脚如下图所示，一共18个管脚2.2，摄像头电源初始化时序因这个ov5640摄像头是买的老摄像头
虚无缥缈vs威武·2023-12-19 08:14

科技云报道：DDR5火了！揭开下一代超高速内存的秘密

在最新的存储市场动态中，存储芯片大厂的减产策略显现出其效果，特别是在DDR内存领域。根据台湾工商时报的最新报道，第四季度的内存芯片合约价格出现了超出预期的上涨。
科技云报道·2023-12-19 05:02

一文读懂：GPU最强“辅助“HBM到底是什么？

其实就是将很多个DDR芯片堆叠在一起后和GPU封装在一起，实现大容量、高位宽的DDR组合阵列。
了不起的云计算V·2023-12-18 17:02

紫光FPGA DDR3 IP使用和注意事项（axi4协议）

紫光DDR3IP使用对于紫光ddr3IP核的使用需要注意事情。阅读ddrip手册：1、注意：对于写地址通道，axi_awvalid要一直拉高，axi_awready才会拉高。
@晓凡·2023-12-18 08:42

xilinx原语详解及仿真——OSERDESE2

数据和三态串行器输出都可以配置为SDR（在时钟的单沿传输数据）和DDR（在时钟的双沿传输数据）模式。数据序列
电路_fpga·2023-12-18 00:51

2020-07-27查看电脑内存条参数

使用cmd查看电脑的内存条参数>wmic>memorychip输入这两条命令就可以查看电脑的内存条内存、厂家、频率等参数任务管理器中也会有内存条的参数内存容量，ddr，插槽使用个数简要信息笔记本内存条存在低压版本
我们一起舔过铁栏杆·2023-12-17 04:05

测试信号软件数值,利用DDR3数据眼图测试来实现快速检查信号质量

测试DDR接口信号质量时，数据眼图分析有助于揭示潜在的信号完整性问题。因此，许多信号完整性工程师都使用眼图功能迅速测定DDR接口性能。
Tranyn.X·2023-12-17 01:07

单板SI案例-001-DDR信号质量问题分析案例

关键字：DDR，DQ，DQS，匹配方式摘要：本文介绍了ATM单板测试中，DDR信号质量问题的定位和分析过程。给出了解决方案以及后续设计上的一些建议。
Fred_Feng·2023-12-16 21:00

RK358支持全链路ECC的DDR和普通内存有何区别？

ECC内存（ErrorCorrectionCodeMemory）和普通内存是计算机存储技术中常见的两种类型的内存。它们在设计和功能上有一些重要区别。接下来我们将详细解释ECC内存和普通内存，并列举它们之间的区别以及ECC内存的纠错原理。普通内存通常被称为非ECC内存或非纠错内存。它是一种基本的内存技术，用于存储和读取数据。普通内存使用一种简单的错误容忍机制，称为奇偶校验。该机制通过给每个存储的字节
武汉万象奥科·2023-12-16 16:35

【 TES720D】基于国内某厂商的FMQL20S400全国产化ARM核心模块

核心板上布了DDR3SDRAM、EMMC、SP
北京青翼科技·2023-12-16 16:33

windows下分卷解压文件

fudanuniversity\DDRdataset首先要进入分卷文件的目录cd：第一步：cd/path/o/分卷问文件目录第二步：执行之后的结果(红色框出来的)：Tips：1.路径下不需要事先有总的zip文件（比如上面的DDR-dataset.zip
小鹿学程序·2023-12-15 18:37

【硬件适配】基于PowerPC64架构的内存测试方法和频率设置

基于PowerPC64架构的内存测试方法和频率设置概述环境内存测试1.UBOOT下的DDR3的BIST测试2.UBOOT下的DDR的自定义测试3.系统下的压力测试频率设置1.内存bus的频率设置2.内存的数据选择脉冲
wyh_halo·2023-12-15 01:45

【INTEL（ALTERA）】quartus报错UVM_FATAL [cxl_tb_top_initialize] Gen5 链接失败。超时怎么办

软件版本23.1存在一个问题，您在运行ComputeExpressLink*（CXL*）Type3设计示例的R-Tile英特尔®FPGAIP仿真时，可能会看到以下错误消息：UVM_FATAL/cxltyp3ddr_tb
神仙约架·2023-12-14 22:24

教你组装百元神机，流畅运行MC，流畅运行PS等《办公软件》

先来说下配置：CPU英特尔赛扬G1620(主板送的)，主板:梅杰H61（22nm）内存：DDR32G这三样东西一共90元，硬盘:某夕夕上面买的坏道机械160GB(10元)，电源：垃圾站捡(几毛钱)，机箱
山的儿女2·2023-12-14 21:42

HXDSP2441-DDR存储接口

概述HXDSP2441芯片DDR存储接口支持兼容JEDECJESD79-4标准的DDR4存储器，有2个独立的DDR存储接口，2个接口功能完全一致。
C_SESER·2023-12-14 19:06

黑苹果Ventura13安装

电脑配置列表如下：硬件配置型号集成显卡英特尔UHD620独立显卡英伟达MX150内存DDR416G键盘PS2无背光触控板ELAN2202声卡ALC256显示器1920*1080，15.6机械硬盘1T固态硬盘三星
喾颛顼·2023-12-14 13:40

MOS管加三个元件就组成BUCK电路，为何说难点在于电感？

而有一颗芯片需要多个电压（比如：CPU就需要0.8V,1.0V,1.2V；DDR4颗粒需要2.5V,1.2V,0.6V；音频芯片需要3.3V等），而我们的电源输入电压，一般只有一种19V，12V，即使由
Risehuxyc·2023-12-06 23:02

算力芯片的核心存储器——HBM科普

HBM推动AI成功1：什么是HBM：HBM==HighBandwidthMemory是一款新型的CPU/GPU内存芯片（即“RAM”），其实就是将很多个DDR芯片堆叠在一起后和GPU封装在一起，实现大容量
Bug_Killer_Master·2023-12-05 16:50

DDR详解

DDR也就是常称的内存在一般使用过程中都是透明的，此文从多方面对DDR进行详解。DDR训练高可靠性是系统级芯片SoC重要的质量和性能要求之一。SoC的复杂在于各个IP模块都对其产生至关重要的影响。
C_SESER·2023-12-05 03:40
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他