ddr3 第7页

DDR3和DDR2和DDR的工作原理及技术区别

DDR2与DDR的区别（1）DDR的定义：严格的说DDR应该叫DDRSDRAM，人们习惯称为DDR，部分初学者也常看到DDRSDRAM，就认为是SDRAM。DDRSDRAM是DoubleDataRateSDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系。SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传

之由·2020-09-12 17:11

计算机内存带宽详解

DDR3作为D

WTHunt·2020-09-12 06:53

主板接口

pcliuguangtao·2020-09-12 06:29

笔记本电脑如何选购并安装内存条

现在在内存分为|DDR、DDR2、DDR3的代数。如今一般的内存都是三代，即DDR3，而DDR3与DDR3L又不同，DDR3L是低压的意思，即1.35V，而DDR3是1.5V。

Smallactive·2020-09-12 03:02

华硕VC60踩坑记 - 垃圾佬的冒险经历

（修好了也容易再坏）但是很多外设都还能正常使用，有如CPU（i3-2310m）、内存（DDR3）、硬盘（固态128G）、网卡（intel7620）；折合下来也值个几百块吧，为了不浪费这些闲置资

HsOjo·2020-09-11 22:29

FPGA的速率等级和温度等级

对于不同的速率等级，在芯片的指标上有很大的差异，例如xilinxK7FPGA的DDR3性能：手册中看到，不同速率等级芯片在性能上差异还是很大的。

恋天的风·2020-09-10 18:21

基于 stratix iv 的DDR3协议剖析与调试

基于stratixiv的ddr3说明工程可调否？搜集板卡资料。配库，看文档写ppt.写下怎么讲ddr3那个代码。（怎么用ip）代码看完连板子。确切的是stratixiv的ddr3控制器设计。

one_u_h·2020-09-10 16:18

Arria 10上进行DDR3管脚分配

本文介绍下DDR3的管脚分配，其它系列的DDR管脚分配也基本一样的。

huan09900990·2020-09-10 14:27

【原创】Altera：A10 DDR3 IP核配置教程

【原创】Altera：A10DDR3IP核配置教程本文为明德扬原创文章，转载请注明出处！本次分享的是基于Altera的A10DDR3的IP核配置具体操作。关于DDRIP核的接口配置，参考的是avalon-mm协议，想要了解更多关于avalon-mm协议，大家可以查看的相关资料。一、新建工程用Quartus18版本新建一个工程，可命名为“A10_ddr3_test”（如下图所示）。这里我

MDYFPGA·2020-09-10 11:57

AXI接口的MIG测试【MIZ7035学习】

主要目的是学习：PL端的DDR3接口GTX用作PCIE接口SFP接口HDMI接口SD卡和eMMC共存情况下的PetaLinux主要就是这些了。

vacajk·2020-08-25 17:25

数字 IC 技能树之（19）了解 DDR3 的时序协议

了解DDR3的时序协议，这里，我们只需要了解一些概念即可。实际设计中，DDR3的操作可以通过MIGIP来进行控制读写，比较容易，要是再通过CPU进行控制，那简直就没有硬件的事情了。

新芯时代·2020-08-25 16:24

聊一聊DDR3中的ODT（On-die termination）

在很多关于DDR3的博文和介绍中都没有将清楚。在查阅了很多资料并仔细阅读DDR3的官方标准（JESD79-3A）之后，总算有点了头绪，下面来整理整理。1、首先ODT是什么？

Gick·2020-08-25 08:02

im6q linux 瘦身计划-减少启动时间

3个方面：1.uboot：irom从inand拷贝uboot部分代码到iram时间uboot从inand拷贝自身到ddr3时间uboot初始化所用时间uboot从inand拷贝内核到ddr3所用时间2.

google_lover·2020-08-25 08:22

DDR3 ODT

第一次看到ODT这个东西，真是一头雾水；然后是TerminationRank，FAE解释了几次，也没明白。究其原因，这玩意儿和硬件太相关，而不是纯粹软件的TRUEorFALSE。好歹也是通信工程毕业，号称软硬通吃，怎能被轻易难倒？ODT，全称OnDieTermination。我们先说Termination的概念。一个DDR通道，通常会挂接多个Rank，这些Rank的数据线、地址线等等都是共用；数据

garystone·2020-08-25 07:54

MT8167A技术简介-MT8167A Technical Brief

MT8167A可与NAND闪存，LPDDR2，LPDDR3，DDR3，DDR3L和DDR4连接，以获得最佳性能，

小舞台·2020-08-24 19:11

VIVADO调用MIG产生DDR3时实例化遇到的问题以及解决方法

1.[Place30-51]IDELAYCTRLelementshavebeenfoundtobeassociatedwithIODELAY_GROUP‘DDR3_IODELAY_MIG0’,butthedesigndoesnotcontainIODELAYelementsassociatedwiththisIODELAY_GROUP.问题解析：这个问题很简单，就是DDR3module的输入时钟与

石石为山·2020-08-24 18:01

使用Modelsim仿真DDR3的example出错

在仿真DDR3核时，用modelsim编译时会出现下面错误：Error:can‘tread"env(XILINX)":nosuchvariable原因：在.do文件中指定的glbl.v文件的路径不对，vlog-incr

行舟人·2020-08-24 18:57

Lattice ddr3教程全攻略之仿真篇

Latticeddr3教程全攻略之仿真篇对于这部分，首先建议安装好diamond3.1,modelsimse10.1a这两个软件，如果想仔细分析DDR3的IP部分，可仔细阅读DDR3SDRAMControllerIPCoreUser

BACKKOM_D·2020-08-24 18:24

DDR3的配置及仿真教程

IP的一边是连接DDR3的接口（Physicalinterface）。另一半是用户逻辑控制接口（UserFPGALogic

day day learn·2020-08-24 17:13

DDR2 MIG核与DDR3 MIG核使用区别

本文中所讲DDR2MIG核是V5芯片的MIG核，DDR3MIG核是K7芯片的MIG核。一、建核区别DDR2MIg核的建立过程与DDR3Mig核的建立过程基本内容都是一致。具体建核教程在相应的datasheet（ug086(DDR2mig)、ug586(DDR3mig)）中都有说明。这里具体说一下DDR3Mig核的特有属性。clockperiod时钟周期，这个时钟周期跟DDR2Mig核中的Frequ

vegetable_birds123·2020-08-24 17:26

ARM用MIG调用DDR3的c程序解析

背景：用ARM（PS：zynq7processingsystem）控制Mig调用了DDR3，我们希望用IPcore控制Mig调用DDR3目录1platform.h与platform.h1.1d-cache

祥瑞Coding·2020-08-24 17:41

尝试用IPcore调用DDR3及相关知识

背景：之前通过PS通过MIG实现了对DDR的调用：ARM用MIG调用DDR3的c程序解析实践教程（一）用HLS生成IPcore实践教程（三）系统搭建与烧录实践教程（四）片上ARM运行程序实践教程（五）PS

祥瑞Coding·2020-08-24 17:41

DDR3调试记录

FPGA采集视频数据并写到DDR3，然后从DDR3读出并送给显示终端显示。不能稳定显示。但用FPGA内部逻辑产生colorbar写到DDR3后读出来显示正常。因此DDR3部分逻辑没有问题。

weixin_34397291·2020-08-24 17:31

DDR3内存的PCB仿真与设计

1概述当今计算机系统DDR3存储器技术已得到广泛应用，数据传输率一再被提升，现已高达1866Mbps.在这种高速总线条件下，要保证数据传输质量的可靠性和满足并行总线的时序要求，对设计实现提出了极大的挑战

weixin_33795743·2020-08-24 17:50

使用modelsim仿真DDR3时编译出错的解决方法

Modelsim10.1creleasenotesatesas:ProductChangesin10.1cRelease10.1bintroducedanewerror,number2902.Bydefaultinthe10.1xseriesofreleasesthisshouldhavebeenawarning.Infuturereleasesthiswillbecomeasuppressibl

weixin_30496431·2020-08-24 16:57

关于Lattice DDR3 diamond 联合modelsim逻辑仿真

一般来说，要想真正的了解其中的原理，验证逻辑有没有问题，那么，我们首先应该进行利用modelsim进行仿真，从开始了解DDR3到真正的仿真到现在的差不多可以在板子上跑起来，花了好长的时间，明明其中遇到的都是一些小问题

hay_j·2020-08-24 16:19

Sparten6/Kintex-7 DDR3 IP仿真实例

目录1、前言1.1、关于数据、地址等接口位宽说明1.2、DDR3读写时序理解2、仿真实例2.1、IP配置2.2、仿真模型搭建2.2.1、IPcore实例化2.2.2、添加仿真模型2.2.3、testbench

工作使我快乐·2020-08-24 15:01

ddr3调试经验分享（一）——modelsim实现对vivado中的MIG ddr3的仿真

Vivado中的MIG已经集成了modelsim仿真环境，是不是所有IP都有这个福利呢，不知道哦，没空去验证。第一步：使用vivado中的MIGIP生成一堆东西，这个过程自己百度。或者是ug586有stepbystep的，soeasy。生成之后是这样子的第二步：在modelsim中增加xilinx库编译库tool-->compilesimulationlibraries选择modelsim，我只会

weixin_34284188·2020-08-24 12:49

I2C与EEPROM

还有一个熟悉的词DDR2或DDR3，后面还会学习到的。ROM（Read

weixin_30432007·2020-08-23 07:31

DDR3控制器MIG调试总结

1.在调试K7FPGADDR3传输视频时，DDR3用的AXI接口操作，会出现DDR3内部数据错乱和收不到FDMA的last信号，经分析时因为板子设计缺陷，DDR3频率过高（ClockPeriod：800M

技术先生·2020-08-23 07:45

蚂蚁S9矿卡ddr型号确认方法

我的蚂蚁矿卡的ddr3是MT41K128M16JT-125:我们随便找一个Micron的DDR3或者SPINANDFLASH，会发现丝印不是具体型号，真他妈奇怪！！！！！

Taurus_ZSZ·2020-08-23 06:36

DDR原理详解

单位区分1Gbit=1024Mbit=1024*1024*1024bit1Byte=8bit内存寻址芯片的基本原理如：DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。

wyh135792·2020-08-22 23:12

LPDDR4的训练(training)和校准(calibration)--Write Leveling(写入均衡)

WriteLeveling是从DDR3开始引入的概念，为了解决DQS和CLK的edgealignment的问题。因为从DDR3开始采用了新的拓扑结构：fly-by。

wonder_coole·2020-08-22 23:57

MT8167芯片资料大全，MT8167A和MT8167B技术资料分析

MT8167A可与NAND闪存，LPDDR2，LPDDR3，DDR3，DDR3L和DDR

公交怪客·2020-08-22 23:00

有关DDR MEMORY 的prefetch

DDR1采用2nprefetch，DDR2采用4nprefetch，DDR3采用8nprefetch。所谓的n指的是chip对外的I/Owidth。

jackle_zheng·2020-08-22 21:44

Altera DDR3 IP核配置及仿真

DDR作为常用IP，一般用于数据缓存，平滑带宽。本文以AlteraDDR3IP核为例，讲述其IP核配置、仿真及需要注意的时序要求，欢迎各位探讨、研究、拍砖。FPGA器件型号：Cyclone5DDR型号：MICRONMT41K256M16HAQuartus版本：QuartusPrime16.1StandardEdition1IP核配置（1）PHYSettingsSpeedGrade：速度等级，和FP

romme426·2020-08-22 21:51

DDR3及DDR4的传输带宽

DDR3传输带宽-DDR31066：8.5GB/sDDR31333：10.6GB/sDDR31600：12.8GMB/sDDR31866：14.9GMB/sDDR4传输带宽-DDR42133：17GB/

老雷blog·2020-08-22 21:49

SSD固态硬盘的结构和基本工作原理概述

从单核到双核，再到多核；CPU的处理速度越来越快，而硬盘的的读写速度已经远远跟不上CPU的读写速度，后来增加了内存这个读写速度相对较快的缓存，而内存也是蓬勃到发展，从SDRAM到DDR，从DDR到DDR2再到DDR3

江流002·2020-08-20 17:16

20190820 大疆嵌入式一面面试经验

一面自我介绍内核移植的具体细节【非常有深度】DDR3的频率，带宽，通道，容量等等norflash和nandflash的对比虚拟地址和物理地址的转换过程，几级页表，页表基地址，等等ARM处理器的核心数，工作频率

嵌入式软件和硬件·2020-08-19 23:34

I.MX6ULL镜像文件

文章目录1I.MX6ULL镜像文件1I.MX6ULL镜像文件bootROM程序：选择内部启动方式，启动bootROM程序初始化时钟、外部DDR3从外部存储介质加载代码必须解决两个问题：DDR3初始化参数如何确定

SlowIsFastLemon·2020-08-19 08:42

曾经有那么多便宜的内存没有珍惜，现在想买已经买不起了

记得三年前，也就是2015年光棍节那会，内存的价格超便宜，不论是DDR3的还是DDR4的，用白菜价来形容都不为过。不像现在的内存，价格至少涨了三，四倍。虽然最近略有下降，但我依旧买不起。

幻尘科技·2020-08-19 01:37

上板子在线抓波发现app_rdy一直为低

现象使用Xilinx的MIGIP测试外挂DDR3的读写发现一段很短的时间后app_rdy恒为低，并且最后一个读出的数据全是F。

weixin_30846599·2020-08-17 16:35

在MAX10上使用DDR3 IP的一个关于DQS/DQSn pin的错误解决办法

Max10在外部存储器方面不但支持DDR2，还支持DDR3和LPDDR2。

weixin_30809333·2020-08-17 16:32

AR# 66788 Design Advisory for MIG 7 Series DDR3 - DQS_BIAS is not properly enabled for HR banks

DescriptionThisDesignAdvisoryisbeingreleasedasanotificationofcalibrationfailuresthathavebeenseenwithinMIG7SeriesDDR3designsmeetingALLofthefollowingcriteria:MemoryinterfaceinaHighRange(HR)I/ObankMemory

碰碰跳跳·2020-08-17 13:42

MIG(ddr3)工程报错解决:IO constraint DQS_BIAS\Multiple Driver Net

现象在布线自己写的ddr3压力测试代码时，报如下错误。[Constraints18-586]IOconstraintDQS_BIASwithasettingofTRUEforcell.

小翁同学·2020-08-17 10:06

Spartan6 LX45 DDR3调试与分析

最近在做spartan6的ddr3开发，FPGA采用的是spartan6的XC6LX45T，平台工具为ISE14.6，MIG的版本为3.92。

xuanwo11·2020-08-16 22:42

DDR的VTT电源应用及其优化

关键词：DDRVTTSSTL对于DDR2和DDR3的电源设计，DDRSDRAM系统通常要求有三个电源，分别为VDDQ、VT

碰碰跳跳·2020-08-16 19:29

基于FPGA的图像腐蚀膨胀及实现

本次项目的简述是：PC机通过千兆网发送一幅图片经过膨胀或腐蚀之后转存到DDR3中，然后经过U

朽月·2020-08-16 04:23

基于FPGA的千兆以太网的实现（1）

上位机利用千兆以太网发送图片到FPGA开发板，并且经过DDR3缓存，最后经由USB3.0接口传输到上位机。本次实验是基于我们前面DDR3模块的基础上做的，只需要把相应的数

朽月·2020-08-16 04:22

SDRAM工作原理

在我们现在所用的PC机中，所指的内存，其实就是SDRAM，只不过是他的升级版，如DDR内存，DDR2内存，DDR3内存等等，大部分显卡上的显存也是SDRAM的。

xiaominthere·2020-08-16 04:04

推荐频道

ddr3