drc 第4页

Cadence SPB17.4 - DRC - error and warning

画好一张层次原理图，DRC检查时，发现巨多错误和警告。只是先画层次原理图，封装准备后续弄。

YOYO--小天·2022-12-02 21:08

[DRC RTSTAT-1] Unrouted nets: 1 net(s) are unrouted

[DRCRTSTAT-1]Unroutednets:1net(s)areunrouted.Theproblembus(es)and/ornet(s)aresystem_i/dru_clk/gt_refclk_buf/U0/IBUF_OUT[0].CRITICALWARNING:[Route35-54]Net:system_i/dru_clk/gt_refclk_buf/U0/IBUF_OUT[0]

oFFCo·2022-11-24 19:37

动态范围控制（DRC）简介

参考自：https://blog.csdn.net/cyz_2014/article/details/847185281、DRC功能介绍DynamicRangeControl（DRC）动态范围控制提供压缩和放大能力

houxiaoni01·2022-11-23 14:43

初学者设计PCB，如何检查光绘文件的断头线

专项检查包括设计的DRC检查及DFM检查，这两部分内容关注的是PCB设计输出后端加工光绘文件。对于初学者设计PCB，经常会因为经验不

深圳华秋电子·2022-11-23 07:39

PDK中的几种描述工艺参数的文件

一般拿到PDK除了要检查metalscheme，spice模型之外还要检查ruledeck，比如calibre的LVSrule文件，DRC文件，postlayout提取用的xrc_rule，如果是starrc

天印湖的倒影·2022-11-19 05:02

orcad capture学习笔记---3.DRC规则设置及检查

2.进入DRC设置界面如下图，依次选中“dsn→Tools→DesignRulesCheck”然后会跳出来一个提示框，点击Yes即可3.进行DRC规则设置上面第二步结束之后，就进入到了DRC规则设置界面

YOYO--小天·2022-11-12 05:56

海思PQ 调试总结

1.2DRC1.3Shading校正2、清晰度2.2Demosaic2.33DNR前Sharpen、2.43DNR后SharpenHi3516CV500/Hi3516EV2

myxuan475·2022-11-07 11:51

[坐标系转换]车体坐标系转像素坐标系

这里直接给出变换公式：{R=−x1+dRC=−y1+dC\begin{cases}R=-x1+dR\\C=-y1+dC\end{cases}{R

一骑红尘荔枝来·2022-10-29 01:13

第七章 STM32核心板PCB设计（布局布线+注意的疑难问题）

目录一、本章简介二、学习目标三、PCB设计流程四、PCB规则设置五、布局规则六、布线注意事项第一步：创建第二步：布局第三步：布线第四步：DRC检查☆回答几个问题：（来自度娘的解答）先给大家看一看我按照视频所作设计的

手奋摘星辰不去高声语·2022-06-20 02:55

Wireless_AP/IPQ4019/IPQ4029 chipset /Protected long distance

DRC-AP5159https://www.wallystech.com/In...5GHzoutdoorPTP/PMPwirelessAP5GHzbroadbandPointtoPointIP66UVProtectedlongdistanceWallysCommunications

·2022-04-07 14:06

Wallys/DRC-5159-19D17F/5.1-5.8GHz 802.11a/802.11n/Point to Point

https://www.wallystech.com/An...WallysCommunications(SuZhou)Co.,Ltd.whichisaprofessionalsupplierspecializinginproductdesign,manufacturingandofferingsuperiorOEM/ODM/JDMservicesinwirelesscommunications.

·2022-03-07 11:57

Altium Designer进行DRC，报错解决方法

（1）使用AD（AltiumDesigner）画PCB，进行DRC检测时报以下错误：NetAntennae(Tolerance=0mil)(All)NetAntennae:Track(4766.404mil

Zffate·2022-03-05 07:04

DRC规则检查中出现Unplated multi-layer pad(s) detected警告的解决办法

这里写自定义目录标题DRC规则检查中出现Unplatedmulti-layerpad(s)detected警告原因：解决：DRC规则检查中出现Unplatedmulti-layerpad(s)detected

teng9420·2022-03-05 07:55

PV（physical verification）

目前业界公认采用MentorGraphics公司出品的Calibre工具，它提供了高效的DRC，LVS和ERC的解决方案，同时支持层次化和Flatten模式的检查方式，大大提高了整个验证过程的效率。

飞奔的大虎·2021-10-22 15:27

什么是DRC?

0.摘要本文简要介绍了什么是DRC平台，然后详细描述了其评估项目的专业性、服务模式和治理机制3个方面。最后作者总结出了自己的一些看法。1.DRC是什么？

空灵一月·2021-06-15 12:11

【R语言数据分析二：回归拟合模型】

参考：《R数据可视化手册》、学术数据分析及可视化需要提前安装的包：tidyverse、aomisc、drc、broom。大部分可以通过install.packages()函数直接安装。

lkj666·2021-05-18 20:32

cadance 版图配置环境（以SMIC40nm为例说明）

1、文件准备在实验室服务器上找到SMIC40nm的单元库版图文件GDS（.GDS文件时包含标准单元版图信息的文件）02、建立文件step1:建立你版图的工作文件夹，因为在后面RUN（DRC\LVS\PEX

矮大胖要变美·2021-04-29 12:14

Liunx 下 rc1.d rc2.d rc3.d rc4.d rc5.d rc6.d 介绍

在/etc/rc.d/--有下列目录rc1.drc2.drc3.drc4.drc5.drc6.dinit.d还有下列三个文件rcrc.localrc.sysinitrcn.d(n为1到6)是对应于不同的

cuchou5321·2020-09-17 04:52

PCB布线技术－－－一个布线工程师谈PCB设计的经验

一般PCB基本设计流程如下：前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。第一：前期准备。这包括准备元件库和原理图。

VX13260562029·2020-09-17 04:18

AD在运行DRC时遇到的问题 Clearance Constraint Violation

AD运行DRC（操作：工具->设计规则检测->左下角运行DRC）后，出现如下问题：此问题在PCB文件中表现为如下现象：此问题出现原因：焊盘之间的间距小于安全间距，违反了电气规则中的Clearance

潘大仙是大锤·2020-09-17 03:07

Altium Designer 10 PCB简要设计及其例程

4、PCB简要设计关于对原理图或者说是对整个项目的编译，这一步是为生成网络表，做准备工作，在project，projectoptions中打开下图4.1DRC规则对于电气规则方面，我在网上搜索了些注解，

华清远见嵌入式学院·2020-09-17 03:03

【AD】学习记录规则设置/DRC规则检查/错误处理/丝印整理

由于这一章学习了覆铜，教程从覆铜以及之后的步骤来讲了下部分规则的设置规则中可以设置线宽线距线长的最大最小值下图是设置覆铜和焊盘、过孔的连接方式（完全链接，十字连接）下图是设置覆铜和走线的间距然后DRC检查根据对应错误

薛定谔的猪猪猪·2020-09-17 03:39

Altium Designer设计PCB显示问题

一、显示问题打开一张PCB学习，发现PCB中未连接的网络飞线找不到；焊盘的网络号打开参数表可见如图1，放大焊盘却不显示；DRC问题也不高亮显示；背景网格也不显示如下

motor_controller·2020-09-17 03:01

Linux 开机脚本启动顺序--inittab脚本启动解析

Linux开机脚本启动顺序:第一步：启动内核第二步：执行init（配置文件/etc/inittab）第三步：启动相应的脚本，执行inittab脚本，并且执行里面的脚本/etc/init.drc.sysinitrc.drc.local

wujiangguizhen·2020-09-15 12:06

（电工基地笔记）Vivado出现编译错误，无法生成bit文件

error：[Drc23-20]Ruleviolation(NSTD-1)UnspecifiedI/OStandard-15outof15logicalportsuseI/Ostandard(IOSTANDARD

Peter_hust·2020-09-15 11:32

OrCAD进行DRC时报错的解决办法（持续添加中~~）

1、WARNING(ORCAP-1829):Possiblepintypeconflict×××,×××报错原因：器件的引脚类型和直接连接的信号类型冲突了解决方法：此类警告可直接忽略，或按如下方法处理（1）单击出现警告的器件，右键选择EditPart（进入后封装界面后，使用Ctrl+N快捷键可实现不同Part的切换）；（2）双击出现冲突的引脚，修改引脚的Type类型，例如电源引脚可改为Passiv

NDSC的我·2020-09-14 16:51

[Vivado 12-1345] Error(s) found during DRC. Bitgen not run.（2018.3版本）

NSTD#1CriticalWarning19outof19logicalportsuseI/Ostandard(IOSTANDARD)value‘DEFAULT’,insteadofauserassignedspecificvalue.ThismaycauseI/Ocontentionorincompatibilitywiththeboardpowerorconnectivityaffectin

weixin_43065256·2020-09-13 06:56

draco与threejs完美结合

demo源码）工程目录threejsJoinDracoDemojsthree.min.jsOrbitControls.jsdraco_decoder.jsDRACOLoader.jsmodelsbunny.drc

ahdms·2020-09-12 17:24

（学习笔记）OrCAD进行DRC时报错以及解决办法

OrCAD进行DRC时报错以及解决办法1、WARNING(ORCAP-1608):NethasnodrivingsourceXXX（信号名）WARNING(ORCAP-1600):NethasfewerthantwoconnectionsXXX

oliver_mo·2020-09-12 16:20

Cadence每日一学_11 | OrCAD原理图DRC检查、BOM表导出、PDF导出、网表导出

最近在学习小马哥的Cadence课程，该系列课程为学习笔记：使用CadenceAllegro绘制小马哥DragonFly四轴飞行器(STM32F4主控)PCB四层板教程。1.准备工作Cadence每日一学_01|Cadence、Allegro、OrCAD都是什么东东？Cadence每日一学_02|使用OrCAD创建原理图工程Cadence每日一学_03|使用Git+gitee管理Cadence工程

Mculover666·2020-09-12 15:31

第8讲、OrCAD原理图检查、BOM导出、PDF导出、网表导出

原理图检查：在绘制原理图的过程中我们需要时不时的使用DRC（DesignRulesCheck）检查来检查我们的设计是否有误。

小马哥电子开发学习·2020-09-12 15:18

使用AD（Altium Designer）画PCB报错Net Antennae: Track....的解决方案

使用AD（AltiumDesigner）画PCB，画完之后，进行DRC检测时报以下错误：NetAntennae(Tolerance=0mil)(All)NetAntennae:Track(4766.404mil

小马哥电子开发学习·2020-09-12 15:18

mxnet Segmentation fault: 11 libmxnet.so(+0x40c6b50)

Segmentationfault:11Stacktrace:[bt](0)/data/user1/pkgs/conda/envs/drc/lib/python3.7/site-packages/mxnet

城俊BLOG·2020-09-11 03:12

[转]PCB布线技术(很好很强大)

一般PCB基本设计流程如下：前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。第一：前期准备。这包括准备元件库和原理图。

labazhou-plus·2020-09-11 02:40

AD的“Un-Routerd Net Constraint:......”报错处理

最近在画一个板子的时候，DRC检查出现一个报错：Un-RouterdNetConstraint:......当时就上百度找了一下，有说是焊盘属性里的“镀金”没有勾选，我核对了一下，发现我的焊盘没有问题；

自由电子-宜昌·2020-09-11 02:26

阿里云数据变化订阅

很简单，看例子importjava.util.List;importcom.aliyun.drc.client.message.DataMessage;importcom.aliyun.drc.clusterclient.ClusterClient

weixin_30545285·2020-08-24 17:02

Altium Designer 19 错误警告 Design contains shelved or modified (but not repoured) polygons

如遇到该问题铺过铜或者未铺铜时运行DRC检查弹出该警告：Designcontainsshelvedormodified(butnotrepoured)polygons.TheresultofDRCwillnotbecorrect.Wouldyouliketocontinue

浮华一世.匆匆那年·2020-08-21 11:16

STM32学习笔记之核心板PCB设计

导线线宽最小为10mil;不同网络元素之间最小间距为8mil;孔外径为24mil，孔内径为12mil;线长不做设置;在PCB设计过程中，都要开启“实时规则检测”、“检测元素到覆铜的距离”和“在布线时显示DRC

jcyd_123·2020-08-20 06:45

海思AQ工具HiAQTools调试三 DRC曲线

上期回顾：海思AQ工具HiAQTools调试一声音曲线海思AQ工具HiAQTools调试二声音增益调试DRC曲线前，此步骤必须先确认调整好声音曲线和增益。DRC是什么？

3Blue1Red·2020-08-19 23:04

直播|创始人面对面：DRC-LikeCoin

在DRC尽调的诸多区块链项目里，LikeCoin创立时间不久，却是毋庸置疑的一匹黑马。该项目有较强的落地性。内容分发的市场存量巨大，可参与的人数多、范围广，是

Vivien_like·2020-08-19 16:19

Allegro静态铜皮避让问题

Allegro的人都知道，Allegro的铜分为静态和动态，我的设计习惯是需要满足载流地方一般使用静态铜皮，避免设计过程中因为打孔把铜皮割裂，这是静态铜皮的一个特性，不会自动避让，强制打孔或者走线在静态铜上会产生DRC

weixin_30505225·2020-08-19 04:24

ROS+Bumblebee相关资料参考

Alec-Wong·2020-08-15 22:39

让Linux系统启动过程自动运行自己编写的脚本

在Linux系统，/etc路径下，一般有以下目录：rc0.drc1.drc2.drc3.drc4.drc5.drc6.d在系统启动的过程中，会按照rc0.d~rc6.d的顺序执行这些目录下的脚本，如果想要系统启动过程中执行自己编写的脚本

铁桶小分队·2020-08-15 14:19

用Java简单的读取word文档中的数据

第一步：下载tm-extractors-0.4.jar下载地址：[url]http://drc-dev.ohiolink.edu/browser/elated-core/trunk/lib/tm-extractors

gotohbu·2020-08-15 02:10

cadence版图设计步骤（包括drc和lvs）

书本：集成电路版图设计（第二版）（主编：陆学斌）前面配置的步骤不讲。ic616版本在这里感谢班里的黄大佬和柯大佬指点。下面的操作可以同时参考书本完成。第一步：建立电路图（书本P82-P90）首先在name_project启动终端，输入virt启动cadence。然后点击file-New-library然后建立库，这里取名mydesign然后点击Tools-librarymanager然后单击myd

我爱广工大·2020-08-14 01:11

Altium Designer使用方法（DRC警告设置，走线技巧，DIY电路板打印技术）

装载于：https://www.amobbs.com/thread-4156706-1-1.htmlAltiumDesigner使用方法，看到大家对DRC乱设置，还是给大家做一些视频吧，我不用protel99se

weixin_30617737·2020-08-14 01:09

Cadence SPB OrCAD 17.4 更方便易用

CadenceSPBOrCAD17.4更方便易用概略Orcad外观变化优化PCB工作流程实时DRC新PCBMenuDesignSync云端元件实时调用总结概略Cadence已正式发布SPB174版本,于用户接口上导入了更新颖美观的图示与色彩

矽联科电子·2020-08-14 01:20

Altium Designer之DRC检查学习笔记

DesignRuleCheck（DRC），是检查设计是否满足所设置的规则，是PCB完成前最为重要的一步。

西哒多·2020-08-14 01:04

AD16 DRC中无法定位到PCB中的具体错误位置解决方法-供参考交流

1：本人在使用AD16画好PCB图后，使用Tools->DesignRuleChecker->RunDesignRuleCheck,报出错误信息，DRC中无法定位到PCB中的具体错误位置！

qiangyao612·2020-08-14 01:00

Altium Designer 18 DRC报警问题记录

我摸索了下感觉DRC报警的显示可分为两部分，其一，规则设置，其二设计规则检查。规则设置即设置元件、线、焊盘等之间会产生报警的距离；设计规则检查则会设置这些报警要不要显示出来。

Mfq_0000·2020-08-14 00:10

推荐频道

drc