fpga基础学习

【Verilog】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 13:09

007-可调脉冲数触发之FPGA实现（Zynq也可驱动，带启动停止及完成中断输出）

文章目录前言一、设计思路二、代码及仿真1.资源消耗2.具体代码3.仿真波形总结前言此代码是在做显微镜高速聚焦系统中自己写的步进电机电机驱动源码，为了达到最快的驱动速度，因此选用脉冲触发方式进行驱动。在电机驱动的过程中往往需要对脉冲进行使能，启动，配置好输出N个脉冲，设置电机转动的方向，发送脉冲的过程中发送急停信号，停止当前的脉冲输出以及脉冲输出完后反馈回来中断触发信号。经过实测代码能够满足步进电机
技术小董·2024-01-10 13:37

xilinix 7系列器件生成已加密文件和已经过身份验证的文件

注释：如需了解更多信息，请参阅《使用加密确保7系列FPGA比特流的安全》(XAPP1239)。要生成加密比特流，请在VivadoIDE中打开已实现的设计。
朝阳群众&热心市民·2024-01-10 13:34

7系列和UltraScale系列的FPGA的IO、Bank

（1）FPGAIO命名方式；（3）FPGA的上电时序FPGA的IO命名。FPGA芯片IO命名方式太多，管脚也多，让人感觉很乱。
朝阳群众&热心市民·2024-01-10 13:03

Xilinx 7系列FPGA简介--选型参考

Xilinx-7系列FPGA主要包括：Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。其性能、密度、价格也随着系列的不同而提升。
朝阳群众&热心市民·2024-01-10 13:03

xilinix 不同配置文件区别

生成四种类型的文件BIT文件综合后生成的bit,vivado默认的选项配置数据内容：包含不需要下载到fpga的标头信息的二进制配置数据文件。
朝阳群众&热心市民·2024-01-10 13:03

万兆网、10G ethernet subsystem IP核

随着FPGA在数据中心加速和SmartNIC在SDN和NFV领域的广泛应用，基于以太网接口的FPGA开发板越来越受到关注。
朝阳群众&热心市民·2024-01-10 13:33

UltraScale 和 UltraScale+ 生成已加密文件和已经过身份验证的文件

注释：如需了解更多信息，请参阅《使用加密和身份验证确保UltraScale/UltraScale+FPGA比特流的安全》(XAPP1267)。
朝阳群众&热心市民·2024-01-10 13:02

redis基础学习

redis可视化界面下载https://github.com/lework/RedisDesktopManager-Windows/releasesredis数据类型string、hash、List、Set、SortedSetkey的结构127.0.0.1:6379>setheima:user:1'{"id":1,"name":"Jack","age":18}'OK127.0.0.1:6379>s
cmdch2017·2024-01-10 12:35

基于FPGA的万兆以太网学习（1）

万兆（10G）以太网测速视频：FPGA实现UDP万兆以太网的速度测试1代码结构2硬件需求SFP+屏蔽笼可以插入千兆或万兆光模块。SFP+信号定义与SFP一致。
LEEE@FPGA·2024-01-10 12:00

【Verilog】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:43

【Verilog】期末复习——设计有32个16位存储器的ROM

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:13

【Verilog】期末复习——设计11011序列检测器电路

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:42

FPGA之按键消抖

目录1.原理2.代码2.1key_filter.v2.2tb_key_filter.v1.原理按键分为自锁式按键和机械按键，图左边为自锁式按键上图为RS触发器硬件消抖，当按键的个数比较多时常常使用软件消抖。硬件消抖会使用额外的器件占用电路板上的空间。思路就是使用延时程序去掉抖动的部分，抖动就是不规则的高低电平变化。只要在20ms之内没有抖动的产生，就可以认为按键的可用的。计数器的作用就是当检测道低
sendmeasong_ying·2024-01-10 06:23

python_selenium_安装&基础学习

目录1.为什么使用selenium2.安装selenium2.1Chrome浏览器2.2驱动2.3下载selenium2.4测试连接3.selenium元素定位3.1根据id来找到对象3.2根据标签属性的属性值来获取对象3.3根据xpath语句来获取对象3.4根据标签的名字获取对象3.5使用bs4的语法来获取对象3.6使用a标签来获取对象3.7所有代码4.selenium元素信息5.seleniu
Hooray11·2024-01-10 06:48

过去半年信竞基础学习总结

当Richard同学从去年7月份，开始从YY班学习C++和信息学竞赛时，他对C++还一无所知，但对计算机和编程的兴趣让他一直都乐在其中。在过去的半年中，通过参加各个平台的月赛，让他更加热爱编程，也让Richard更加了解自己目前还存在的不足。在刚起步阶段，C++的语法和逻辑相对Richard自己自学的pyhon,会复杂一些，需要他花费一定的时间和精力去理解。编码过程中，对他这个年龄而言，需要更多的
东升Forest·2024-01-10 00:24

手把手教你量化网络（2）权重参数的量化

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。关注公众号【集成电路设计教程】，获取更多学习资料，并拉你进“IC设计交流群”。
雪天鱼·2024-01-09 22:28

基于FPGA的多级CIC滤波器实现四倍抽取二

基于FPGA的多级CIC滤波器实现四倍抽取二在实现多级CIC滤波器前我们先来了解滑动平均滤波器、微分器、积分器以及梳状滤波器原理。CIC滤波器在通信信号处理中有着重要的应用。
OpenS_Lee·2024-01-09 17:33

2020.6.4【第五十三天打卡】

2020.6.4【第五十三天打卡】：一、今日进度：1.读其他书7章；2.看视频课程一节，共计半小时；3.新的体验：学习太极拳，强身健体，零基础学习，不过自己资质不高，三四个动作就学习了半小时二、今日待进步
CY的好运很哇塞呦·2024-01-09 15:23

唇形迁移wav2lip

目录Wav2lip_GPTGAN项目地址：教程：训练教程：Wav2lip_GPTGANWav2lip_GPTGAN是由两个模型共同完成的最终效果，Wav2Lip负责人物与口型匹配并生成对应的视频，GFPGAN
AI视觉网奇·2024-01-09 15:27

一、瑞萨RZN2L介绍和各处理器概念

Renesas产品中的位置3.1RZN2LMPU系统框图3.2RZN系列MPU的定位3.3瑞萨MPU各系列特点3.4RZN2L的R52内核在ARM位置四、各种处理器概念4.1CPUMCUMPUSOCDSPFPGA
嵌入式科普·2024-01-09 15:55

自动驾驶代客泊车AVP安全监控设计

目录安全监控设计...I文档...I1文档...11.1变更历史11.2术语11.3引用文档12功能综述...23详细方案...43.1FPGA供电PMIC的监控43.2camera接口电路的监控53.3
电气_空空·2024-01-09 15:22

0基础学习VR全景平台篇第135篇：720VR全景，地拍拍摄方法

720全景展示的是全范围无死角的场景，因此我们的拍摄也是需要涵盖所有视角。容易理解我们需要选择各个角度拍摄照片，后期再拼接就可以了。那么拍摄视角该怎么选呢？我们知道，不同焦距的镜头和不同画幅的相机所能呈现的画面范围是不一样的，对于后期拼接，拍摄出的照片画面范围越大，拼接所需照片数量就越少。以使用8mm鱼眼镜头为例，水平一周每隔60°拍一张，共六张。再根据所使用相机的画幅，使用APS-C画幅相机时，
蛙哥有话说·2024-01-09 14:52

鸿蒙设备-开发板基础学习（BearPi-HM Micro）

theme:minimalism每当学习一门新的编程语言或者上手一款新的开发板，在学习鸿蒙设备开发过程中，带大家写的第一个程序，通过这个程序，我们可以对鸿蒙设备开发的整个流程有一个初步的体验。BearPi-HMMicro开发板为例：BearPi-HMMicro是什么？BearPi-HM_Micro_Small的意思是小熊派的“BearPi-HMMicro开发板+OpenHarmony小型系统”。B
爱桥代码的程序媛·2024-01-09 13:33

ros2 基础学习 15- URDF：机器人建模方法

URDF：机器人建模方法ROS是机器人操作系统，当然要给机器人使用啦，不过在使用之前，还得让ROS认识下我们使用的机器人，如何把一个机器人介绍给ROS呢？为此，ROS专门提供了一种机器人建模方法——URDF（UnifiedRobotDescriptionFormat，统一机器人描述格式），用来描述机器人外观、性能等各方面属性。机器人的组成建模描述机器人的过程中，我们自己需要先熟悉机器人的组成和参数
小海聊智造·2024-01-09 11:48

golang基础学习——指针和运算符

指针基本介绍基本数据类型，变量存的就是值，也叫值类型。获取变量的地址，用&，比如：varnumint，获取num的地址：&num指针类型，指针变量存的是一个地址，这个地址指向的空间存的才是值比如：varptr*int=&num获取指针类型所指向的值，使用：*，比如varptr*int，使用*ptr获取ptr指向的值。demo:packagemainimport("fmt")//golang中指针的
gokx·2024-01-09 11:20

FPGA状态机学习

Verilog是硬件描述语言，硬件电路是并行执行的，当需要按照流程或者步骤来完成某个功能时，代码中通常会使用很多个if嵌套语句来实现，这样就增加了代码的复杂度，以及降低了代码的可读性，这个时候就可以使用状态机来编写代码。状态机相当于一个控制器，它将一项功能的完成分解为若干步，每一步对应于二进制的一个状态，通过预先设计的顺序在各状态之间进行转换，状态转换的过程就是实现逻辑功能的过程。状态机，全称是有
QYH2023·2024-01-09 09:52

OV5640 摄像头的图像拉普拉斯锐化处理和边缘提取

上电初始，FPGA需要通过IIC接口对CMOSSensor进行寄存器初始化配置。这些初始化的基本参数，即初始化地址对应的初始化数据都存储在一个预先配置好的FPGA片内ROM中。
QYH2023·2024-01-09 09:52

Vivado 中Tcl使用

TCL是面向ASIC和FPGA设计工具的一种近乎标准的脚本语言。EDA工具都按这种格式下约束（Vivado的时
QYH2023·2024-01-09 09:52

基于 ZYNQ 的双目视觉图像采集系统设计（四）

rst_n为系统复位信号；i_clk、i_data_rst_n、i_data_en和i_data为FPGA逻辑需要写入到DDR3的数据输入接口。
QYH2023·2024-01-09 09:21

基于 ZYNQ 的双目视觉图像采集系统设计（一）

图1视频采集系统架构上电初始，FPGA通过IIC接口对CMOSSensor进行寄存器初始化配置。这些初始化的基本参数，即初始化地址对应的初始化数据都存储在一个预先配置好的FPGA片内ROM中。
QYH2023·2024-01-09 09:51

基于海思SD3403/3519AV200的医疗内窥镜技术框架

医疗内窥镜市场，经过多年的发展，产品种类繁多，应用场景更加的多样了，但是基础的技术方案非常的收敛，主流的方案就是海思的SOC和FPGA。
vx_zhanxy8·2024-01-09 09:19

OV5640 摄像头的图像平滑处理

上电初始，FPGA需要通过IIC接口对CMOSSensor进行寄存器初始化配置。这些初始化的基本参数，即初始化地址对应的初始化数据都存储在一个预先配置好的FPGA片内ROM中。
QYH2023·2024-01-09 09:48

RAC 环境下spfile 下参数的修改，所有node或个别node

SYMPTOMSCase1PGA_AGGREATE_LIMITloweringStartingwith12.2,ifpga_aggregate_limitparameterissettoavaluesmallerthan2G
jnrjian·2024-01-09 05:28

FPGA介绍

转载：http://www.elecfans.com/tags/fpga/fpga简介FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD
zhengyad123·2024-01-09 04:25

【FPGA】分享一些FPGA数字信号处理相关的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。
神仙约架·2024-01-09 00:32

【FPGA】分享一些FPGA入门学习的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。
神仙约架·2024-01-09 00:02

【INTEL（ALTERA）】将 PHY Lite 用于并行接口Intel Agilex7 FPGA IP 时，为何无法对 PLL 进行实例化？

说明由于英特尔®Quartus®PrimeProEdition软件23.1版存在一个问题，在将PHYLite用于并行接口IntelAgilex®7FPGAIP时，无法在顶部子组上对锁相环（PLL）进行实例化
神仙约架·2024-01-09 00:02

FPGA 静态时序分析与约束（1）

静态时序分析与约束中的概念项目总结时序分析与约束的意义FPGA内部时序约束建立时间分析保持时间IO约束InputDelay分析OutputDelay分析时序约束注意点参考文献总结项目总结静态时序分析是指我们手动或者
朽月·2024-01-08 23:05

FPGA系列6——时序分析（周期约束）

create_clock-name-period-waveform{}[get_ports]参数含义-name时钟名称-period时钟周期，单位为ns-waveform波形参数，第一个参数为时钟的第一个上升沿时刻，第二个参数为时钟的第一个下降沿时刻-add在同一时刻源上定义多个时钟时使用#DefinetheclocksfortheGTXblockscreate_clock-namegt0_txu
通信牛肉干·2024-01-08 23:33

FPGA——静态时序分析（STA）

FPGA时序分析与时序约束什么是静态时序分析（STA）首先，静态时序分析分析是基于同步电路设计模型的。
Halo_zjq·2024-01-08 23:03

FPGA——时序分析与约束

FPGA时序分析与约束FPGA结构基础数据传输模型QuartusII时序报告QuartusII中TimeQuest的操作实操时序分析：通过分析FPGA内部各个存储器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟的关系
云影点灯大师·2024-01-08 23:01

2020-8-20晨间日记

分钟每天；③新闻(公众号人民日报)每天；④曾仕强《易经》1节每天；(第34讲，27卦)⑤读书1本每周《滚雪球》；⑦python第12节；2、现阶段重点①整理基金、股票费率及投资标的，书籍投资知识点，理财基础学习
钝感力_·2024-01-08 23:20

微信小程序基础学习笔记Day02

学习目标：微信小程序基础Day02今日目标:能够使用WXML模板语法渲染页面结构能够使用WXSS样式美化页面结构能够使用app.json对小程序进行全局性配置能够使用page.json对小程序页面进行个性化配置能够知道如何发起网络数据请求学习内容：学习目录:WXML模板语法WXSS模板样式全局配置页面配置网络数据请求案例-本地生活（首页）总结1.WXML模板语法1.1.数据绑定小程序中,数据绑定分
子木睡觉了·2024-01-08 23:16

【Verilog】期末复习——举重比赛有三名裁判，当运动员将杠铃举起后，须有两名或两名以上裁判认可，方可判定试举成功，若用A、B、C分别代表三名裁判的意见输入，同意为1，否定为0；F为裁判结果输出，试

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:22

【Verilog】期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM）

系列文章FPGA:现场可编程逻辑门阵列ASIC：专用集成电路IP：知识产权RTL
不怕娜·2024-01-08 22:52

【Verilog】期末复习——设计带进位输入和输出的8位全加器，包括测试模块

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:52

【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:48

Python应用之Opencv实现数字识别的示例代码

三、识别LCD屏幕上面的数字的原理详解四、算法实现步骤五、算法代码实现六、效果展示和分析七、问题扩展与延伸关于Python技术储备一、Python所有方向的学习路线二、Python基础学习视频三、精品Python
一秋的编程笔记·2024-01-08 21:15

TS基础学习笔记

1.指定变量类型eg：Preson:stringTypeScript只会进行静态检查，如果发现有错误，编译的时候就会报错。2.:any类型可以允许被赋值为任意类型。变量如果在声明的时候，未指定其类型，那么它会被识别为任意值类型。3.联合类型：类型格式为:type1|type2当TypeScript不确定一个联合类型的变量到底是哪个类型的时候，我们只能访问此联合类型的所有类型里共有的属性或方法。4.
痴心欲·2024-01-08 15:54
上一页 23 24 25 26 27 28 29 30 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他