fpga基础学习

Mars3D开发基础学习:矢量数据

矢量数据是用经度、纬度、高度坐标来表示地图图形或地理实体位置的数据，一般是通过记录坐标的方式来尽可能将地理实体的空间位置表现的准确无误，常见的矢量数据有：点、线、面、体等格式。#1.矢量数据对象平台对Cesium矢量数据和平台自身扩展开发的矢量对象都做了梳理及统一对外接口的封装，这样使用更加简单易用、对开发人员更友好、开发效率高。平台的所有矢量数据类都继承于BaseGraphic类(opensne
木遥·2024-01-06 10:15

高速大面阵相机数据采集传输带宽分析与随笔

高速相机从CMOS读取数据，到FPGA进行处理，通过高速收发器GT系列，进行大数据量的传输，最后通过传输接口将数据转移到计算机。这里面传输数据量的瓶颈就是相机对外的传输接口
小海盗haner·2024-01-06 07:36

【心得杂记】简单聊聊限制高速面阵相机性能的因素

高速相机主要包括的核心部件有：CMOS、FPGA、传输接口。CMOS目前，CMOS国外和国内的厂商都很给力，基本也是看市场需求。最近接触的面阵相机，用的最多的就是长光辰芯Gpixel的CMOS。
小海盗haner·2024-01-06 06:33

Docker基础学习（配置、命令）

镜像加速登录阿里云dockerrunhello-world分析命令：开始–>docker在本机中寻找镜像–>有–>以该镜像为模版生产容器实例运行；开始–>docker在本机中寻找镜像–>无–>去远端下载镜像并运行，若远端无此镜像则返回错误。docker命令之-帮助启动类命令Docker启动、重启、停止、状态查看、开机启动systemctlstartdockersystemctlrestartdoc
朋态圈·2024-01-06 06:08

小梅哥Xilinx FPGA学习笔记20——无源蜂鸣器驱动设计与验证（音乐发生器设计）

目录一：章节导读二：无源蜂鸣器驱动原理三：PWM发生器模块设计3.1PWM发生器模块框图3.2PWM发生器模块接口功能描述3.3PWM波生成设计文件代码3.4测试仿真文件3.5测试仿真结果3.6板级调试与验证之顶层文件设计四：基于PWM波的音乐发生器设计4.1“天空之城”乐谱4.2get_pitch模块的代码4.3rom配置4.4coe文件4.5顶层文件设计4.6仿真验证代码4.7仿真结果4.8板
都教授_·2024-01-06 04:39

小梅哥Xilinx FPGA学习笔记21——IP核之RAM实验

目录一:RAM简介1.1存储器的分类二：单端口ram配置2.1单端口RAM的框图2.2RAMIP核配置2.3RAM读写模块设计2.4顶层模块设计2.5仿真测试文件代码2.6仿真结果三：伪双端口配置（小梅哥）3.1伪双端口框图3.2详细配置流程图3.2激励文件设计代码3.3仿真结果四：伪双端口配置（正点原子）4.1RAM写模块设计4.2RAM读模块设计4.3顶层文件设计4.4仿真文件4.5仿真结果一
都教授_·2024-01-06 04:07

C语言基础学习中常量与变量的几点重要区别，一定要记住

在C语言中，“常量”与“变量”是两个非常重要的概念，在这一篇文章中，我们就来介绍一下，C语言中的“常量”与“变量”之间的区别。首先，来说一下“变量”的概念：变量，就是在程序运行过程中，内部存储的值，随时可以被改变的一段内存地址。比如：inta=123;这里的a，就是一个整型变量，通常情况下，整型变量占据着4个字节的内存。其次，再来说一下“常量”的概念：常量，就是在程序运行过程中，所表示的值，无法被
C语言学习·2024-01-06 02:13

MATLAB/simulink HDLCoder生成DDS quartus项目

文章目录前言一、什么是HDLCoder二、使用步骤1.搭建simulink模型2.HDLCoder使用总结前言为了提升FPGA学习过程的生活品质，在此记录一下使用simulink搭建模型以后直接使用HDLCoder
萨文 摩尔杰·2024-01-05 23:42

Simulink HDL Coder FPGA初级开发实践（三） 按键消抖

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:11

Simulink HDL Coder FPGA初级开发实践（一） LED呼吸灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:10

Simulink HDL Coder FPGA初级开发实践（二） LED流水灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:10

★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例——目录

更全面的介绍FPGA，MATLAB，Simul
fpga和matlab·2024-01-05 23:39

★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例——前言

从事MATLAB算法仿真工作15年，从事FPGA系统开发工作12多年。擅长解决各种算法仿真、建模、通信、图像处理、AI、智能控制等。
fpga和matlab·2024-01-05 23:38

财报刻意练习 —— 化学制剂

一下子刷掉这么多，心里不由得为那44家公司捏了把汗下面根据上市时间又刷掉四家公司，最后只有三家公司济川药业、信立泰和恒瑞医药符合要求，并且信立泰和恒瑞医药都是基础学习中
鱼香肉丝_89·2024-01-05 23:28

【INTEL（ALTERA）】Nios V 处理器 英特尔 FPGA IP 在执行 IP 升级时遇到错误 （20327）？

说明在运行Nios®V处理器英特尔®FPGAIP从PrimePro软件21.3或21.4英特尔®Quartus®版进行升级时，英特尔®Quartus®PrimePro软件22.1版可能会出现此问题。
神仙约架·2024-01-05 21:54

Xilinx(AMD) vivado软件IP核及license许可文件简介

1概述Vivado软件作为Xilinx(AMD)FPGA器件重要的开发设计软件，包含了功能丰富IP核。
MmikerR·2024-01-05 16:42

重修JAVA基础【一】

Java最佳基础学习教程：《2022重学Java》第94讲，谈泛型的价值及本质_哔哩哔哩_bilibili程序员的差距是在构思上：思想决定了深度，思想的精髓高深是很多人学不来的！
栽树先生～·2024-01-05 15:32

小白从0到1，如何学习web前端开发？

很多小白可能会说，我现在零基础学习，现在前端开发的内容那么多，我应该怎么学呀？
程序员的世界·2024-01-05 14:37

CSS学习之路: 基础学习篇

css基础一、css3概述1.1、什么是cssCascadingstylesheets层叠样式表，级联样式表，简称样式表1.2、css作用对页面中html元素进行美化1.3、HTML和css的关系HTML：负责页面结构的搭建，负责数据的展示CSS：负责美化页面1.4、HTML自带的属性和css使用原则W3C建议我们尽量使用css的方式来取代html属性css样式1.样式代码可以重用2.便于维护1.
@德玛玩前端·2024-01-05 12:10

JAVA基础学习笔记-day12-泛型

JAVA基础学习笔记-day12-泛型1.泛型概述1.1泛型的引入2.使用泛型举例2.1集合中使用泛型2.2相关使用说明3.自定义泛型结构3.1泛型的基础说明3.2自定义泛型类或泛型接口3.2.1说明3.2.2
乐天_bubble·2024-01-05 11:19

JAVA基础学习笔记-day11-集合框架

JAVA基础学习笔记-day11-集合框架1.集合框架概述1.1数组的特点与弊端1.2Java集合框架体系2.Collection接口及方法2.1添加2.2判断2.3删除2.4其它3.Iterator(
乐天_bubble·2024-01-05 11:18

JAVA基础学习笔记-day13-数据结构与集合源1

JAVA基础学习笔记-day13-数据结构与集合源11.数据结构剖析1.1研究对象一：数据间逻辑关系1.2研究对象二：数据的存储结构（或物理结构）1.3研究对象三：运算结构1.4小结2.一维数组2.1数组的特点
乐天_bubble·2024-01-05 11:11

FPGA 查找表的用途和内部功能

翻译自LUTsFPGA及其内部架构查找表(LUT)概述使用LUT实现逻辑函数情况1：输入变量的数量等于LUT输入的数量情况2：输入变量的数量大于LUT输入的数量情况3：输入变量的数量小于LUT输入的数量
疯狂的泰码君·2024-01-05 11:09

FPGA - 240102 - FPGA期末速成

TAG-FPGA、期末、速成FPGA、期末、速成FPGA、期末、速成//–习题1–//CPLD（ComplexProgrammableLogicDevice）是ComplexPLD的简称，一种较PLD为复杂的逻辑元件
乐意奥AI·2024-01-05 11:05

基于 Makefile 的 FPGA 构建系统

文章目录1.介绍2.Makefile基本使用2.1更通用例子3.Vivado提供的命令行工具3.1TCL脚本介绍与基本使用3.1.1变量与替换3.1.2控制结构与过程3.2在vivado中使用tcl脚本3.2.1创建并初始化vivado工程3.2.2对设计文件进行综合3.2.3实现与布局布线3.2.4生成bit文件和ltx可调试文件4.通过Makefile生成tcl脚本4.1最终目标4.2生成bi
qq_36525177·2024-01-05 11:34

Quartus II 13.1的安装及使用

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
lbaihao·2024-01-05 09:05

JAVA——Java后端技术体系韩顺平框架图_韩顺平Java基础学习路线图

第一阶段：Java基础变量、控制结构、OOP（封装，继承，多态）、数组、JavaAPI、异常和处理、集合、泛型、IO、反射、网络通信第二阶段：Java高级Java多线程/高并发1.1并发基础互斥同步、非阻塞同步、指令重排、synchronized、volatile1.2线程1.3锁自动锁、偏向锁、可重入锁1.4线程池1.5并发容器1.6JUCexecutor、collections、locks、a
heart000_1·2024-01-05 08:16

FPGA高端项目：6G-SDI 视频编解码，提供工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我目前已有的SDI编解码方案3、设计思路和框架设计框图GV8601A均衡EQGTX时钟要求GTX调用与控制SMPTEUHD-SDISMPTEUHD-SDI接收SMPTEUHD-SDI发送6G-SDI接收数据处理发送数据彩条GV8500增强驱动6G-SDI视频发送输出4、vivado工程详解5、工程移植说明vivado版本不一致处理
9527华安·2024-01-05 06:14

FPGA高端项目：纯verilog的 UDP 协议栈，提供11套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHYIDELAYE源语MAC层AXI4-StreamFIFOUDP协议栈IP地址修改UDP数据回环总体代码架构5、工程源码-1详解6、
9527华安·2024-01-05 06:13

FPGA高端项目：纯verilog的 10G-UDP 高速协议栈，提供7套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTH--10GBASE-R*协议使用10GEthernetPCS/PMA(10GBASE-R/KR)协议使用GTY--10GB
9527华安·2024-01-05 06:09

Java语言基础学习IO流

一、File类的使用java.io.File类：文件和文件目录路径的抽象表示形式，与平台无关。File能新建、删除、重命名文件和目录，但File不能访问文件内容本身。如果需要访问文件内容本身，则需要使用输入/输出流。想要在Java程序中表示一个真实存在的文件或目录，那么必须有一个File对象，但是Java程序中的一个File对象，可能没有一个真实存在的文件或目录。File对象可以作为参数传递给流的
不差不多·2024-01-05 03:55

嵌牛3

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88748846【嵌牛导读】本文是关于udpsendto
李泽浩·2024-01-05 03:06

QuPath学习④ 脚本使用

目录1，基础学习脚本打印项目中所有图像访问当前图像内容访问图像元数据访问像素创建ROI创建对象（使ROI可见）多个ROIWorkingwithBufferedImage使用ImageJ命令示例2脚本导出数据
hx2024·2024-01-05 02:18

Windows内核理论基础学习

文章目录前言Windosw内核理论基础Windows体系结构CPU权限级别内存空间布局Windows内核结构硬件抽象层（HAL）内核层执行体层设备驱动程序文件系统/存储管理网络Windows子系统窗口管理图形设备接口系统线程和系统进程内核基本概念处理器模式内存管理进程和线程管理中断和异常同步内核重要数据结构内核对象SSDTPEBTEB注册表前言近俩天的学习-Windows内核基础的学习笔记。算是一
Sciurdae.·2024-01-05 01:45

【ZYNQ】教你用 Vivado HLS 快速设计一个 IP

Xilinx推出的VivadoHLS工具可以直接使用C、C++或SystemC来对Xilinx系列的FPGA进行编程，从而提高抽象的层级，大大减少了使用传统RTL描述进行FPGA开发所需的时间。
Hello阿尔法·2024-01-04 23:21

Python爬虫之使用代理IP池维护虚拟用户

二、爬取代理IP三、验证代理IP的可用性四、维护代理IP池五、使用代理IP池进行爬取六、总结关于Python技术储备一、Python所有方向的学习路线二、Python基础学习视频三、精品Python学习书籍四
只存在于虚拟的King·2024-01-04 21:39

Java 基础学习笔记05——枚举类、注解、异常

2021_09_12今天学习好困好困，不过还好没有放弃，中途一直有放弃的念头，可恶，才刚开始学，不可以松懈啊，为了明年的实习，冲！！！
今天什么日子啊？今天不可能学习！·2024-01-04 19:42

PCI Verilog IP 设计

设计目的是为了提供基于源码的PCIIP，这样硬件就不必受限于某一个FPGA型号，也方便ASIC迁移。
Hello-FPGA·2024-01-04 19:15

XILINX_IP核_DMA

DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核DMA之分，如ZYNQ系列的板卡中包含PS模块即arm，是存在硬核DMA的，硬核DMA的传输速度不如PL端FPGA
victor-f·2024-01-04 19:15

xilinx dma 程序

XilinxDMA程序是一个为Xilinx器件(如FPGA)开发的数据传输程序。
金刚廉神兽·2024-01-04 19:15

ZYNQ 核心板 底板 开源啦！

Hello-FPGAZYNQ设计开源啦！
Hello-FPGA·2024-01-04 19:15

Hello-FPGA CoaXPress 2.0 FPGA HOST IP Core PCIe Demo User Manual

目录1说明42设备连接73VIVADOFPGA工程84调试说明9图1‑1资料目录4图1‑2VIVADO工程目录结构5图1‑3VS软件工程目录5图1‑4CXPHOSTPCIeBlockDesign5图1‑
Hello-FPGA·2024-01-04 19:45

CoaXPress HOST IP Core Microblaze Standalone Demo

目录Hello-FPGACoaXPress2.0HostFPGAIPCoreDemo41说明42设备连接53VIVADOFPGA工程64SDK工程9图1‑1VIVADO工程目录结构4图1‑2SDK工程目录结构
Hello-FPGA·2024-01-04 19:45

CoaXPress 2.0 FPGA 4 Channel Host and Device FMC Card User Manual

Hello-FPGACoaXPress2.0FMCCardUserManual41CoaXPress简介42CoaXPress4RFMC52.1硬件特性52.2框图说明72.3电源监测83CoaXPress4TFMC93.1
Hello-FPGA·2024-01-04 19:44

【Xilinx DMA】Xilinx FPGA DMA介绍

DMA(DirectMemoryAccess直接内存访问)可以在不受CPU干预的情况下，完成对内存的存取。在PS和PL两端都有DMA，其中PS端的是硬核DMA，而PL端的是软核DMA。如何选用这两个DMA呢？如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA；而对于大量数据的搬运，内存DDR3到PL的软核AXIDMA，并且用HP接口以达到高速传输的效果，但是其缺
Linest-5·2024-01-04 19:44

Xilinx DMA的几种方式与架构

DMA是directmemoryaccess，在FPGA系统中，常用的几种DMA需求：1、在PL内部无PS（CPU这里统一称为PS）持续干预搬移数据，常见的接口形态为AXIS与AXI，AXI与AXI；2
Hello-FPGA·2024-01-04 19:13

Intel MediaSDK

硬件加速是指通过显卡，FPGA等硬件进行视频编解码，由于硬件有专门优化，所以性能高，能耗低，非硬件加速编解码是指通过CPU进行视频编解码，性能就没那么高（虽然有相关CPU指令优化），由于视频编解码计算量很大
gykimo·2024-01-04 15:45

【Tool】Keras 基础学习 VIII 回归

前面介绍了多分类问题和二分类问题，现在我们来看另一种常见的任务，回归问题，回归问题得到的预测值是连续的，是non-categorical的。这里使用house-pricesdatasets数据集实现一个回归模型。由于训练数据只有404个，测试数据有102个，此时在从训练数据中拆分validationdataset会使我们的数据集过小。因此这里我们使用k-foldvalidation的方式。对于测试
ItchyHiker·2024-01-04 14:19

procreate 聊一聊画布中绘图指引的用处

大家好，我是大鱼漫说，你们可以叫我大鱼，我现在是一位零基础学习绘画的程序员。今天是大鱼学习画画的第93/100天。每日一问~小鱼问：我想问问procreate画布中绘图指引的几个功能都是干什么的？
大鱼漫说·2024-01-04 13:54

Synplify定义全局变量

GUI：option——>Verilog——>CompilerDirectives如果代码里面定义了`ifdefFPGA那在CompilerDirectives处填写FPGA=1即可如果有多个
Jade-YYS·2024-01-04 11:20
上一页 21 22 23 24 25 26 27 28 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他