linx

VIVADO IP核LICENSE申请——以JESD204B IP核为例

我们登陆XILINX官方网站，找到IP核。点击生成LicenseKey后填写个人信息
最醒醒人·2024-01-05 16:15

vivado2019.2软件安装及license添加

安装过程介绍参照如下链接博客：https://blog.csdn.net/zerolord/article/details/1064317622添加license方法1）license获取方法license可以去xilinx
Wiley.Wen·2024-01-05 16:15

VIVADO的IP核申请过程

VIVADO的IP核申请1，打开Xilinx官网（www.amd.com），并登录。点击后弹出填写详细信息，最后点击NEXT。点击SearchNow，输入自己需要的IP核，勾选，然后点击Add。
anhoal·2024-01-05 16:14

Xilinx(AMD) vivado软件IP核及license许可文件简介

1概述Vivado软件作为Xilinx(AMD)FPGA器件重要的开发设计软件，包含了功能丰富IP核。
MmikerR·2024-01-05 16:42

vivado license官方申请

vivadolicense官方申请点击下面的链接https://china.xilinx.com/products/intellectual-property/license.html1、选择GenerateaLicenseKey2
有钱挣的地方就是江湖之FPGA行者·2024-01-05 16:12

xilinx vivado srio license

xilinxvivadosriolicense如上图所示打开xilinxvivadosriocore时显示BoughtIPlicenseavailable则表示当前使用的license是购买的license
QQ_1500930061·2024-01-05 16:11

Ubuntu20.04安装arm-xilinx-linux版本的GCC

step1有一个安装包arm-xilinx-linux版本的GCC：链接：https://pan.baidu.com/s/1uLlAJI525GMxAEMFlhsc6g提取码：1234解压后，把这个安装包放到
2020_2023_A103·2024-01-05 10:44

Linxu 查看磁盘空间命令

Linxu查看磁盘空间命令前言项目上有个需求，当磁盘空间达到阈值时，就触发磁盘空间不足告警。造模拟数据时，需要在服务器上监测磁盘空间状况，此时就用到了查看磁盘空间的命令。
像少年啦飞驰点、·2024-01-05 09:30

【AMD Xilinx】ZUBoard（4）：PS端的IO读写

【AMDXilinx】ZUBoard（4）：PS端的IO读写一、本项目实现的功能二、原理图和对应的IO1.SW42.按键SW13.红色LED4个三、例程：跑马灯四、例程：拨动开关、按键、LED三者联动一
王师傅MasterWang·2024-01-05 09:09

【AMD Xilinx】ZUBoard（5）：移植KSZ9131千兆phy驱动

【AMDXilinx】ZUBoard（5）：移植KSZ9131千兆phy驱动一、需求二、软件搭建1.在bsp中添加lwip库2.创建lwip的例子三、Phy驱动调试1.问题查找2.修改驱动1）查找芯片手册
王师傅MasterWang·2024-01-05 09:39

【AMD Xilinx】ZUBoard（3）：通过AXI GPIO接收PL端的按键输入

【AMDXilinx】ZUBoard（3）：通过AXIGPIO接收PL端的按键输入一、本项目实现的功能二、Vivado工程1.添加AXIGPIO2.配置AXIGPIO3.根据原理图查找对应管脚4.I/OPlanning5
王师傅MasterWang·2024-01-05 09:38

Quartus II 13.1的安装及使用

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
lbaihao·2024-01-05 09:05

【AMD Xilinx】ZUBoard（6）：PS端的IO读写

【AMDXilinx】ZUBoard（6）：PS端的IO读写一、本项目实现的功能二、原理图和对应的IO1.SW42.按键SW13.红色LED4个三、例程：跑马灯四、例程：拨动开关、按键、LED三者联动一
王师傅MasterWang·2024-01-05 09:34

【ZYNQ】教你用 Vivado HLS 快速设计一个 IP

Xilinx推出的VivadoHLS工具可以直接使用C、C++或SystemC来对Xilinx系列的FPGA进行编程，从而提高抽象的层级，大大减少了使用传统RTL描述进行FPGA开发所需的时间。
Hello阿尔法·2024-01-04 23:21

HLS 2017.4 导出 RTL 报错：ERROR: [IMPL 213-28] Failed to generate IP.

软件版本：HLS2017.4在使用HLS导出RTL的过程中产生如下错误：参考Xilinx解决方案：https://support.xilinx.com/s/article/76960?
Hello阿尔法·2024-01-04 23:50

xilinx_axidma 驱动移植与使用

参考资源开源项目xilinx_axidmaPetalinux2020.2开发ZYNQ的AXIDMA-知乎(zhihu.com)Linux环境下在用户空间使用AXI-DMA进行传输开发环境vivado2020.1
bitQ·2024-01-04 19:15

XILINX_IP核_DMA

DMA:directmemoryassess直接内存访问，不在cpu干预的模式下完成数据的交互，节省cpu资源DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核
victor-f·2024-01-04 19:15

xilinx的VDMA驱动分析

研究生期间由于导师研究的项目需要，对xilinx的IP核Video-DMA内核中驱动进行学习。
stoneboy_z·2024-01-04 19:15

xilinx dma 程序

XilinxDMA程序是一个为Xilinx器件(如FPGA)开发的数据传输程序。
金刚廉神兽·2024-01-04 19:15

从 IP 开始，学习数字逻辑：DataMover 进阶篇

所以还是你我们前文中讨论过，一般意义上的DMA由CPU控制，在Xilinx嵌入式系统中，CPU通过AXI-Lite总线控制DMA的初始化，发送以及接收数据。
neufeifatonju·2024-01-04 19:14

【Xilinx DMA】Xilinx FPGA DMA介绍

DMA(DirectMemoryAccess直接内存访问)可以在不受CPU干预的情况下，完成对内存的存取。在PS和PL两端都有DMA，其中PS端的是硬核DMA，而PL端的是软核DMA。如何选用这两个DMA呢？如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA；而对于大量数据的搬运，内存DDR3到PL的软核AXIDMA，并且用HP接口以达到高速传输的效果，但是其缺
Linest-5·2024-01-04 19:44

【Xilinx DMA SG】Xilinx DMA SG 模式

DMA简介：AXI直接存储器访问(AXIDMA)IP提供高带宽直接存储器AXI4存储器映射和AXI4-StreamIP接口之间的访问。它SG模式还可以从中央处理中卸载数据移动任务基于处理器的系统中的单元(CPU)。初始化、状态和管理寄存器是通过AXI4-Lite从接口访问。图说明了功能核心的组成。1、系统内存和stream目标之间的主要高速DMA数据移动是通过AXI4ReadMaster到AXIM
Linest-5·2024-01-04 19:43

Xilinx DMA的几种方式与架构

DMA是directmemoryaccess，在FPGA系统中，常用的几种DMA需求：1、在PL内部无PS（CPU这里统一称为PS）持续干预搬移数据，常见的接口形态为AXIS与AXI，AXI与AXI；2、从PL与PS之间搬移数据，对于ZYNQ就比较好理解，属于单个芯片内部接口，对于PCIe等其它接口，会稍微复杂一些，属于多个芯片之间的接口；探索DMA方式的目的：1、了解芯片内部数据搬移的方法，DM
Hello-FPGA·2024-01-04 19:13

Vivado link synplify edf 和 xilinx ip或者原语

摘要：Vivadolinksynplifyedf和xilinxip或者原语如果只有ip的话：read_edif.
Jade-YYS·2024-01-04 11:18

kotlin android中文文档,Kotlin（android）协程中文翻译

1.官方文档地址2.协程的配置compile"org.jetbrains.kotlinx:kotlinx-coroutines-android:0.18"3.开启协程CoroutinesareexperimentalfeatureinKotlin.YouneedtoenablecoroutinesinKotlincompilerbyaddingthefollowinglinetogradle.pr
我是最大的旺财·2024-01-04 04:10

4 路 SFP+光纤接口 FMC 子板

该FMC子卡与基于XilinxFPGA载卡配合，可快速搭建起高速光纤通信的验证平台，可广泛适用于交换机、路由器、企业存储、多通道互联等应用场景。
潘通·2024-01-03 13:35

两通道SFP+和单通道QSFP+万兆光纤子卡

该FMC子卡与基于XilinxFPGA载卡配合，可快速搭建起高速光纤通信的验证平台，可广泛适用于交换机、路由器、企业存储、多通道互联等应用场景。同时，该子卡可与坤驰QT701x、QT702x、QT
潘通·2024-01-03 13:35

2路 QSFP+ 万兆光纤FMC子卡

该FMC子卡与基于XilinxFPGA载卡配合，可快速搭建起高速光纤通信的验证平台，可广泛适
潘通·2024-01-03 13:05

207-MC207-基于FMC 两路QSFP+光纤收发子卡

兼容xilinx开发板使用。实现高速串行（光纤或铜线）连接到FPGA的MGT接口。两个QSFP笼子支持2
hexiaoyan827·2024-01-03 13:04

通信与处理平台（数字信号处理）

板卡对外提供1个X8GTX背板互联接口、2路千兆以太网及多种数字通信IO接口，板卡采用Xilinx的高性能ZYNQ系列SOC作为实时处理器，实现数据的采集、处理、以及背板接口互联。
彬鸿科技·2024-01-03 13:01

Linux Ubuntu服务器管理

bootloaderinstallation安装在哪-CSDN博客重装后需要配置ip并固定需要使用工具：如何在Linux上使用网络配置工具Netplan-知乎(zhihu.com)ifconfig静态ip配置ssh#linxu
从零开始的计科搬砖猫·2024-01-03 12:20

FPGA 底层资源介绍

XilinxFPGA底层资源介绍本文转载自：瓜大三哥微信公众号XILINXFPGA芯片整体架构如下所示，整个芯片是以BANK进行划分的，不同的工艺、器件速度和对应的时钟具有不同的BANK数量（下面截图是以
疯狂的泰码君·2024-01-03 07:09

【xilinx】 cpm QDMA 2个PF

axibridgemaster对应的interface是cpm_pcie_noc_0;cpm_pcie_noc_0对于PF0PF1是共用的；cpm_pcie_noc_0连接到NOC；然后NOC连接一个bramaddresseditor应该和bar设置中pcietoAXItranslation保持一致；cpm_pcie_noc_0/1cpm4xdmamodecpm_pcie_noc_0/1并不是连接
黄埔数据分析·2024-01-02 19:45

vivado XDC优先级

XDC优先级关于XDC优先级XilinxDesignConstraints（XDC）的优先级规则继承自SynopsysDesign限制（SDC）。本章讨论如何解决约束冲突或重叠。
cckkppll·2024-01-02 08:43

每日一晨跑——DAY2

【宜勇敢】我很简单也很平凡骨子里却很勇敢那些日常，时光默许成乐【奋斗吧，青春】风随岁远—day2安东尼得不二j—day2鹤冲九霄—day2流年—day2linxiaotinglovelifeDAY2可惜没有如果
泛途晨光·2024-01-02 01:56

Verilog视频信号图形显示 FPGA(iCE40)

材料LatticeiCE40即用型开发平台（XilinxArtix-7）视频板（XilinxArtix-7）使用SDL（简单直接媒体层）进行Verilator模拟屏幕是一个微
亚图跨际·2024-01-02 00:17

深圳大学——基于basys3开发板的秒表设计及应用

分秒计数（向下计数）2.3.3百分之一计数（向下计数）2.4数码管显示模块2.4.1数码管扫描原理2.4.2数码管扫描模块算法思路2.4.3添加模式选择三、仿真电路图摘要：本次秒表设计软件部分使用Xilinx
小新蜡笔553·2024-01-01 23:52

Tri Mode Ethernet MAC的配置及使用

以太网技术是当今被广泛应用的网络技术之一，XilinxFPGA提供了可参数化、灵活配置的千兆以太网IPCore解决方案，可以实现以太网链路层和物理层的快速接入。
卖红薯的小孩·2024-01-01 02:47

4—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—电机驱动模块

我使用的FPGA是Xilinx的PYNQ-7020（ZYNQ-Z2），在Vivado2018.3平台使用Verilog进行编程。
贡橙小白鼠·2024-01-01 02:08

数字电路之Verilog红绿灯设计

数字电路之Verilog红绿灯设计一、题目要求二、分析题目三、开始设计四、结果分析五、最后的话写在前面：以下仿真实验设计应用的是XilinxVivado。
No_Lies·2024-01-01 02:05

复旦微ZYNQ EMIO控制PL LED

一，复旦微和XILINX对比（我的了解）1，复旦微ZYNQFPGA开发工具是Procise，ARM开发工具是IAR；2，它与xilinxZYNQ不同的是，xilinx移植的是两个ARMCONTEXA9或者高端
寒听雪落·2023-12-31 20:22

数据库进阶以及如何在Android平台使用数据库

肯定是不一样的，所以今天我们学习如何在Android平台上使用数据库，好了废话不多说，咱们搞起来~这里有很不错的参考文章：unity文件操作路径：http://blog.csdn.net/linxinfa
Joe_Game·2023-12-31 08:40

芯灵思SinlinxA33开发板安卓开发-java语言基础（6）

条件语句if语句是单条件分支语句，即根据一个条件来控制程序执行的流程。if语句的语法格式：if（表达式）{若干语句}if-else语句是双条件分支语句，即根据一个条件来控制程序执行的流程。if-else语句的语法格式：if(表达式){若干语句}else{若干语句}if-elseif-else语句是多条件分支语句，即根据多个条件来控制程序执行的流程。if-elseif-else语句的语法格式：if(
07_f8a8·2023-12-30 16:33

项目基础算法，Hyperlpr、Apollo、EasyPR、Haze Removal、Stitching

kirin980CPUJetsonNanoJetsonXavierNXJetsonTX2XilinxZCU1040：koroFileHeaderhttps://blog.csdn.net/M1512415
SensorFusion·2023-12-30 01:26

人与人之间的差距是怎么拉开的？

作者|林小西来源|林小西(ID：mrlinxiaoxi)本文共计2457字，预计阅读7分钟。你好哇，我是林小西。
林小西·2023-12-29 17:34

基于Xilinx bitslice原语实现delay可调整的MIPI DPHY

背景Xilinx自带的DPHY在1.5G时无法调整dataline的delay值，在需要调整数据线延时的场景可使用文中方案，且有较少的资源占用。
leixj025·2023-12-29 16:29

银河麒麟踩坑笔记——打包QT程序

当前系统环境：麒麟v10+4000型号CPU+QT5.12+达梦8数据库这些是已经配置好的环境尝试的方法：一、linxudeploy
沐沐沐0913·2023-12-29 15:19

小梅哥Xilinx FPGA学习笔记17——模块化设计基础之加减法计数器

目录一：章节导读1.1任务要求1.2模块功能划分二：代码设计2.1灯控制逻辑（led_ctrl）2.2按键消抖模块（key_filter）2.3顶层模块（key_led）2.4引脚绑定一：章节导读在相对大一点的工程设计过程中，设计内容通常不会写在一个设计文件而是会针对不同的功能设计出不同的子文件，最后在顶层文件中再进行例化调用。1.1任务要求在上面设计并验证了独立按键的消抖，这里基于上一讲的按键消
都教授_·2023-12-29 13:37

【PXIE301-208】基于PXIE总线架构的Serial RapidIO总线通讯协议仿真卡

该板卡采用Xilinx的高性能Kintex系列FPGA作为主处理器，实现各个接口之间的数据互联、处理以及实时信号处理。
北京青翼科技·2023-12-29 13:36

小梅哥Xilinx FPGA学习笔记18——专用时钟电路 PLL与时钟向导 IP

目录一：IP核简介（具体可参考野火FPGA文档）二：章节导读三：PLL电路原理3.1PLL基本实现框图3.2PLL倍频实现3.3PLL分频实现四:基于PLL的多时钟LED驱动设计4.1配置ClockingWizard核4.2led闪烁控制4.2.1LED闪烁代码设计4.3顶层模块代码设计4.4仿真测试文件4.5仿真结果4.6管脚约束文件4.7上板验证结果一：IP核简介（具体可参考野火FPGA文档）
都教授_·2023-12-29 13:05
上一页 3 4 5 6 7 8 9 10 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他