pll

Y4455芯片开发的433遥控流水灯方案

此外，Y4455还内置了PLL（P
宇凡微·2023-09-14 17:46

【Datasheet】PHY KSZ9031千兆网络芯片解读

支持的千兆以太网收发器，单芯片10/100/1000Mbps以太网收发器，适用于IEEE802.3应用；广泛应用于网络服务器、宽带网关、IPTV、游戏主机等；工作电压：-内核（DVDDL、AVDDL和AVDDL_PLL
weixin_43771853·2023-09-14 08:05

FPGA-结合协议时序实现UART收发器（五）：串口顶层模块UART_TOP、例化PLL、UART_FIFO、uart_drive

FPGA-结合协议时序实现UART收发器（五）：串口顶层模块UART_TOP、例化PLL、UART_FIFO、uart_drive串口顶层模块UART_TOP、例化PLL、UART_FIFO、uart_drive
Bellwen·2023-09-13 08:04

IC验证之PLL使用

IC验证之PLL使用PLL在使用时，需要注意，一旦PLL使能并且在一定频率下工作，不允许随意修改配置寄存器的值来修改频率。如果需要修改，需先关闭PLL，再修改频率。否则，PLL输出时钟会出现未知态。
FA@TE·2023-09-12 17:15

锁相环PLL-不平衡电网-仿真

1.传统锁相环工作原理2.不平衡电网锁相环-DDSRF-双同步坐标系解耦3.仿真模型4.仿真结果（1）电网电压不平衡（2）相位锁相结果
BulebuluEngineer·2023-09-11 11:22

STM32超低功耗入门之睡眠模式

通过上图可以得出结论：睡眠模式有4种电压调节器方案在睡眠模式下CPU是停止状态在睡眠模式下程序在SRAM执行情况下，Flash可以被断电SRAM1SRAM2可以独立的开启或关闭时钟都处于开启状态,低功耗运行模式下PLL
whj123999·2023-09-11 08:07

Xilinx ZYNQ 7000学习笔记三（FSBL代码分析-C代码）

这个接口就是根据查看处理器版本对MIO、PLL、Clo
烂白菜的自述·2023-09-11 04:25

6678手册阅读记录

文章目录BOOT启动参数表PLL启动配置设备配置启动时的设备配置设备状态寄存器内存架构上电时序复位PLL时钟域中断BOOTBOOT过程在每次上电复位（power-onreset）、热复位（warmreset
山音水月·2023-09-10 13:46

Python57_epoll实现HTTP

ps：epoll是Linux中使用的IO多路复用就是我们说的select,pll,epoll，有些地方也称这种IO方式为eventdriveIOselect/epoll的好处就在与单个process就可以同时处理多个网络连接的
jxvl假装·2023-09-08 23:13

TSUMU58CDT9-1显示器芯片方案

它配置了高速集成三adc/PLL、集成DVI/HDMI接收器、高质量显示处理引擎、集成微控制器和支持LVDS面板接口格式的输出显示接口。
深圳市禾川兴科技有限公司·2023-09-07 15:55

Xilinx Zynq ZC706 + AD-FMCOMMS3-EBZ 之 Linux静态IP地址设置

接收、发送、滤波器AD9361介绍（上）增益控制、时钟和PLL、ENSMAD9361介绍(中)校准、数据接口(CMOS)AD9361介绍(下)数据接口(LVDS)SPI和附加接口信号在AD9361介绍(
lwd_up·2023-09-07 07:42

随机发生器硬件功能

RNG主要特性●提供由模拟量发生器产生的32位随机数●两个连续随机数的间隔为40个PLL48CLK时钟信号周期●通过监视RNG熵来标识异常行为（产生稳定值，或产生稳定的值序列）●可被禁止以降
我的老子姓彭·2023-09-05 00:20

PLL原语例化使用时常见问题

综合阶段报错[Synth8-439]问题二、综合阶段报错[Synth8-448]问题三、在实现阶段DRC报错DRCPDRC-38问题四、在实现阶段DRC报错DRCPDRC-43一、前言在设计中经常会使用PLL
知识充实人生·2023-09-04 04:31

HDMI 输出实验

FPGA教程学习第十四章HDMI输出实验文章目录FPGA教程学习前言实验原理实验过程程序设计时钟模块（video_pll）彩条产生模块（color_bar)配置数据查找表模块（lut_adv7511）I2CMaster
weixin_45090728·2023-09-03 16:02

双向交错CCM图腾柱无桥单相PFC学习仿真与实现（3）硬件功能实现

仿真很理想双向交错CCM图腾柱无桥单相PFC学习仿真与实现（1）系统问题分解_卡洛斯伊的博客-CSDN博客然后又介绍了SOG锁相环仿真实现的原理双向交错CCM图腾柱无桥单相PFC学习仿真与实现（2）SOGI_PLL
卡洛斯伊·2023-08-30 09:47

Analog Fractional-N Sampling PLL

AnalogFractional-NSamplingPLL5.5-7.3GHz28-nmCMOS75fsrmsJitter−249.7dBFoMFeture:Digital-to-timeconverter(DTC)Merits:lowphasenoise(PN)wideloopbandwidthisdesirableforgoodjitterperformance.makingquantizat
Carol0630·2023-08-29 10:03

stm32之25.FLASH闪存

打开标准库源码---intmain(void){uint32_td;Led_init();key_init();/*初始化串口1波特率为115200bps，若发送/接收数据有乱码，请检查PLL*/usart1
C语言小试牛刀·2023-08-28 03:45

FPGA之手把手教你做多路信号发生器（STM32与FPGA数据互传控制波形生成）

文章目录博主的念叨一、任务介绍1、本文目标2、设计思路3、设计注意事项二、设计代码1.顶层文件代码2.波形生成模块3.ROM例化4.PLL例化5.引脚分配总结博主的念叨博主建了一个技术资源分享的群，开源免费
技术小董·2023-08-26 01:54

stm32之4.时钟体系

HSI(RC振荡器时钟，也就是高速内部时钟，一般来说很少用，因为精度没有外部高速时钟那么高（16MHZ）)HSE（外部晶振时钟（石英/陶瓷谐振器），也就是高速外部时钟，GEC-M4开发板为（8MHZ））主PLL
C语言小试牛刀·2023-08-24 09:31

STM32电源名词解释

主要为ADC模块以及其他的模拟电路部分（复位电路、PLL等）供电。VREF参考电压（VoltageReference）。与负载、功率供给、温度漂移、时
我去给你买橘子吃·2023-08-24 09:01

FPGA调试问题记录（软件无线电）

解决：方法1.IP核中将PLL的clk_in1的source参数修改为Globalbuffer
时空默契·2023-08-21 07:54

FPGA原理与结构——时钟资源

模拟端通过各种技术（PLL,DPLL）产生规律、周期性变化的信号给数字端，数字端使用该信号的边沿进行过赋值（proceduralassignment）操作。
apple_ttt·2023-08-21 07:12

基于IMX6ULLmini的linux裸机开发系列九：时钟控制模块

时钟控制模块核心4个层次配置芯片时钟晶振时钟PLL与PFD时钟PLL选择时钟根时钟/外设时钟系统时钟来源RTC时钟源：32.768KHz系统时钟：24MHz，作为芯片的主晶振使用PLL和PFD倍频时钟7
ghujlhdrx·2023-08-21 06:46

IP库新增经过实践的Verilog 库

设计包括Clock-时钟生成(PLL)和域交叉Display-显示时序、帧缓冲区、DVI/HDMI输出Essential-适用于多种设计的便捷模块Graphics-绘制线条和形状Maths-除法、LFSR
碎碎思·2023-08-21 05:23

【SA8295P 源码分析】73 - OpenWFD 显示驱动库 libDP2_COMMON.so 源码分析

COMMON.so源码分析一、Panel_DP2_COMMON_DrvInstall()：初始化HDCP操作函数、初始化gDP2CommonConfig信息，初始化gDPPhyPllFxnTable全局DPPHY/PLL
"小夜猫&小懒虫&小财迷"的男人·2023-08-20 17:00

STM32使用HSE/HSI配置时钟

当确定PLL时钟来源的时候，HSE可以不分频或者2分频，这个由时钟配置寄存器CFGR的位
DS.小青龙·2023-08-19 08:50

STM32F103 关于 RCC 使用 HSE 和 HSI 配置系统时钟输出和 MCO 输出时钟信号（固件库详解）

HSE和HSI系统时钟输出PLL时钟源可以来源于两个，一个是HSE，另一个是HSI。HSE是如何作为时钟源呢？
YVinci•·2023-08-19 08:50

STM32-深入理解时钟系统

文章目录一、RCC主要作用——时钟部分二、STM32的时钟源和时钟树分析2.1、时钟源2.2、时钟树2.2.1、HSE高速外部时钟信号2.2.2、PLL时钟源2.2.3、PLL时钟PLLCLK2.2.4
清风自在 流水潺潺·2023-08-19 08:19

STM32-基本知识梳理3-时钟系统详解\重写时钟模块MCO输出

下面分开进行说明：①HSE使用外置的8MHZ晶振，在PLLXTPRE中，通过配置寄存器设置，输出8MHZ还是4MHZ；②在这块，通过配置寄存器PLLSRC选择：①中输出的时钟、还是HSI内部时钟/2;一般选择前者③PLL
洋 willlian ly·2023-08-19 08:18

STM32超低功耗入门之低功耗运行模式

通过上图可以得到信息：电压调节器设置为LPR(low-powerregulator)CPU处于运行状态在低功耗模式下程序在SRAM执行情况下，Flash可以被断电SRAM1SRAM2可以独立的开启或关闭除了PLL
whj123999·2023-08-18 12:44

STM32学习笔记（三 时钟系统 2 初始化函数）

位25:PLLRDY：PLL时钟就绪标志(PLLclockreadyflag)PLL锁定后由硬件置’1’。0：PLL未锁定；1：PLL锁定。
BXTT·2023-08-16 07:22

国产MCU，ARM-M3内核32位，p2p替代STM32F103C8T6，主频72MHz

QX32F103C8T6，内置ARMCortex-M3为内核的32bit微控制器，最高频率可达72MHz，内置PLL、内置FLASH、SRAM等高速存储器，丰富的I/O端口和功能外设连接到外部总线。
MS18963773746·2023-08-15 13:06

vivado路径最大时钟约束_vivado多时钟周期约束set_multicycle_path使用

set_multicycle_path的使用说明vivado下多周期路径约束(set_multicycle_path)的使用，set_multicycle_path一般在如下情况下使用，源时钟和目的时钟来自同一个MMCM、PLL
036015·2023-08-13 06:04

Vivado MMCM和PLL的区别 新人不想看,老人用不到系列.

全局时钟(BUFG)和区域时钟(BUFR)的区别:全居可以对所有IO口提供驱动时钟,区域只能对一片区域提共时钟.PLL和MMCM区别:最大的区别MMCM可以实现动态调整,PLL没有办法实现动态雕整.在杂程序设计时候将时钟进入
小五头·2023-08-13 02:54

国产安路FPGA（三）－FPGA位流文件加密（DNA方式）

使用TD软件对EG4S20BG256芯片进行DNA方式加密一、设计概述TD软件版本：TD5.6.1_56362-64bit工程：PLL_LED参考工程:APUG001_基于FLASHID与FPGADNA
爆裂玩偶·2023-08-13 00:30

AG1280Q48是AGM FPGA中最具代表性的小封装FPGA

该器件具有1280个LUT和最多40个用户IO，提供68Kbits嵌入式块RAM和10Kbits分布式RAM，每个器件一个PLL提供时钟倍频和移相，通过JT
HIZYUAN·2023-08-11 14:31

时钟电路-负载电容和电阻计算

一,原理及分类1.时钟分类1.1.逻辑电路主时钟手机电路一般为VC-TCXOIC内部通过PLL倍频，使得输出信号的频率为主时钟的整数倍1.2实时时钟RTC一般为32.768Khza.保持手机中时间的准确性和连续性
shuiqinghan2012·2023-08-11 03:56

linuxARM裸机学习笔记(6)----UART串口通信和串口格式化函数移植实验

UART串口通信协议介绍：串口通信协议_ft232和ch340是串口的哪种协议_夜路难行々的博客-CSDN博客I.MX6UUARTUART时钟源选择的是pll3_80m，然后在(bit5:0)设置分频值
夜路难行々·2023-08-10 14:44

海思HI3516 MIPI屏幕调试笔记

HIMPP媒体处理软件开发参考》-《屏幕对接指南》-《屏幕时钟时序计算器》-《京东方屏幕驱动》；2：采用sample中的vdec例程进行改写，实现的主要功能为将JPG图像进行解码并通过MIPI屏幕显示；3：PLL
warren@伟_·2023-08-09 01:44

KEIL 5.38的ARM-CM3/4 ARM汇编设计学习笔记3——串口Stdio实现

KEIL5.38的ARM-CM3/4ARM汇编设计学习笔记3——串口Stdio实现一、介绍任务目标二、工程创建三、软件设计第一步，BSP构建1，添加前面的pll_config文件2，创建irqn_vector.s3
超级喵窝窝·2023-08-08 13:29

PLL 的 verilog 实现

  锁相环（PLL）是一种常用的频率、相位追踪算法，在信号解调、交流并网等领域有着广泛的应用。本文对全数字锁相环的原理进行介绍，随后给出verilog实现及仿真。
今朝无言·2023-08-07 09:10

STM32学习笔记（一）

一、内部核心功能ARM内核存储器Flash：硬盘SRAM：内存时钟实时时钟：RTC振荡器HSE/HSIRC振荡器晶体振荡器分频器实现震荡频率翻倍用锁相环实现，称PLL复位电源管理备用电源输入端口输入输出逻辑电源输入模拟电源输入二
Emiyasama555·2023-08-07 04:27

【三相STATCOM】使用D-Q控制的三相STATCOM技术【三相VSI STATCOM为R-L负载提供无功功率】（Simulink实现）

正弦基准电压源使用PLL和谐波振荡器生成。闭环控制在同步参考系中实现。负载的无功功率需求由STATCOM提供，仅从电网电源获取有功功率。2运行结果3参考文献部分理论来源于网络，如有侵权请联系删除。
然哥依旧·2023-08-06 22:22

vivado代码编写——倍频（使用IP核）

FPGA的倍频用代码来实现比较复杂，简单的方法就是使用PLL核。PLL全称是PhaseLockedLoop，即锁相环，是一种反馈控制电路。
学vivado的小鱼·2023-08-05 09:20

DSP 28335 学习笔记

第一步：初始化系统控制，PLL，看门狗，使能外设时钟等，一般调用函数InitSysCtrl()；第二步：初始化GPIO，对于不同的硬件系统，进行不同的功能配置；第三步：清除所有的中断并初始化PIE中断向量表禁用
Sink Arsenic·2023-08-05 05:29

linuxARM裸机学习笔记（3）----主频和时钟配置实验

系统时钟来源：32.768KHz晶振是I.MX6U的RTC时钟源，24MHz晶振是I.MX6U内核和其它外设的时钟源1.7路PLL时钟源【都是从24MHZ的晶振PLL而来的】2.内核时钟设置此时进行2分频
夜路难行々·2023-08-05 01:43

FPGA PLL锁相环控制LED闪烁程序设计与仿真

开发软件：Quartus13.0开发组件：CycloneIVEP4CE10F17C8仿真：Modelsim10.1d文章目录PLL锁相环一、程序设计二、仿真测试问题总结PLL锁相环PLL：PhaseLockedLoop
FPGA小白菜·2023-08-04 16:07

STM32CubeMx配置定时器

也即仅读取定频自增的TIMx->CNT2、定时中断3、跳边沿计数4、捕获跳边沿时刻5、输出PWM（也叫：比较输出）6、等等以编程中最常见的定时中断为例首先配置时钟树：定时器的时钟来自于内部的PLL分频-
暴躁的野生猿·2023-08-01 06:47

RT1052的时钟

文章目录时钟主时钟图时钟树系统时钟时钟主时钟图表明了各个PLL时钟（总共7个PLL）的由来和通路；时钟树图，则表明了RT1052内部各个根时钟（CLKROOT）的由来和通路。
32码奴·2023-07-31 21:51

PICO: CONTRASTIVE LABEL DISAMBIGUATION FOR PARTIAL LABEL LEARNING

部分标签学习(PLL)是一个重要的问题，它允许每个训练示例使用一个粗略的候选集进行标记，这非常适合许多具有标签模糊性的真实数据标注场景。尽管有这样的承诺，PLL的性能往往落后于监督的同类产品。
Tsukinousag1·2023-07-30 23:15
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他