E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
pll
xilinx 7 series GT COMMON
大多数博客都介绍了gtpquad有四个channel和一个gtcommon资源，gtcommon中包含两个CPLL或者说就是
pll
0和
pll
1，gtcommon有两个专用的gtrefclk输入管脚，可以在
同年纪_
·
2023-04-13 05:41
fpga开发
输入时钟约束
经笔者验证，如果全局输入时钟经过了
pll
,再次在xdc文本对该时钟进行约束会导致约束报警告，ip会自动约束的。
qq_742875810
·
2023-04-11 05:56
fpga开发
同步时钟与异步时钟介绍
同步时钟时钟同源可称为同步时钟，不过时钟频率相同、相位差固定，以及时钟频率比为整数倍的时钟也可称为同步时钟，其重点在于对于每个发起时钟沿，其捕获时钟沿都是确定且合理的●同源时钟：时钟产生的源头相同，例如
PLL
Starry丶
·
2023-04-09 19:07
数字IC设计方法学
数字IC
IC验证
嵌入式硬件
DFIG控制6-a： simulink的
PLL
模块和坐标变换相关问题
PLL
的使用后面教程涉及三相不平衡电压，所以不能直接使用atan2获得相位，而需要使用
PLL
等方式。Simulink有现成的三相
PLL
模块，就是使用时需要注意相位和atan2有差异。
Fantasy237
·
2023-04-09 15:15
双馈感应电机控制DFIG
control
matlab
硬件工程
嵌入式硬件
时间放大器——简介与基本硬件结构
锁相环（
PLL
）领域：稳定电路中振荡频率，比如两个时钟的相位有偏差，经
Kimho-emo
·
2023-04-09 15:27
第4课【STM32的时钟】时钟 时钟源 内外部时钟 高低速时钟
时钟有什么作用时钟源HSE外部高速时钟HSI内部高速时钟LSE外部低速时钟LSI内部低速时钟
PLL
锁相环主要时钟和其他时钟主要时钟其他时钟配置系统时钟实验基本知识框架Xmind文件下载基本知识框架课堂笔记时钟什么是时钟
PORKWOTONLEE
·
2023-04-09 14:50
STM32
stm32
UWB硬件设计相关内容
频率参考 晶振一般选择38.4MHZ的TCXO，但是要注意加上LDO(TPS73601DBVR)
PLL
环路滤波器 dw1000内部有两个锁相环电路，可生成基带处理时钟和RF本地震荡信号，每个
PLL
都需要外部环路滤波
3561cc5dc1b0
·
2023-04-08 19:03
EMC经典问答85问（47-49问）
磁珠是用来吸收超高频信号，象一些RF电路，
PLL
，振荡电路，含超高频存储器电路（DDRSDRAM，RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用在LC振荡电路，中低频的滤波电路等，
2013crazy
·
2023-04-08 14:38
电磁兼容EMC
硬件工程
精益工程
射频工程
硬件架构
基带工程
点击化学试剂DBCO-PEG-
PLL
二苯并环辛炔-聚乙二醇-聚赖氨酸
新型非线性光学材料有机、聚合物半导体材料其他光电功能分子材料2.在有机功能超分子结构与信息系统中的应用超分子聚集体与分子自组装分子机器系统分子识别与传感英文名称：DBCO-PEG-
PLL
中文名称：二苯并环辛炔
齐岳生物mio
·
2023-04-07 21:42
生物化学
点击化学
java
服务器
servlet
电压控制振荡器 (VCO) 的基础知识及其选型和使用
此外，还有锁相环(
PLL
)：这种电路使用控制系统来改变振荡器的频率和/或相位，以匹配输入参考信号的频率/相位。
嵌入式资讯精选
·
2023-04-07 19:13
人工智能
游戏
数据分析
github
项目管理
PLL
锁相环简介
PLL
锁相环锁相环能够实现什么功能？
风吹梧桐的果子
·
2023-04-07 19:13
FPGA
TDC综述(一)——基于FPGA的TDC概述
此外，全数字锁相环（
PLL
）、频率发生器、光检测和测距（激光雷达）系统等应用要求每秒多次测量，以提高其可靠性。因此，在现代TDC体系结构中，不仅要提高TDC的分辨率，而且要提高TDC的线性和采样率。
Arist9612
·
2023-04-07 17:07
TDC
TDC
FPGA
时间数字转换器
综述
FPGA引脚功能说明与分析
器件所有的GND引脚应该连接到板子地GNDA：
PLL
锁相环的地，需要
蘑菇传奇
·
2023-04-04 14:42
FPGA
fpga开发
FPGA自学之路13(
pll
锁相环ip核)
pll
锁相环ip核可以理解成一个封好的黑盒，通入基础时钟信号，可以输出各种时钟信号，可以实现任意分频，相位，调整占空比的功能。这里
pll
锁相环输出的时钟信号是要经过全局时钟网络的，是不存在延时的。
木每花鹿
·
2023-04-04 14:37
fpga开发
FPGA:
PLL
(锁相环)使用
打开添加IP的界面，即那个IPCatalog输入clock查找
PLL
这个IP核，即那个ClockingWizard。
飞天土豆
·
2023-04-04 13:20
FPGA
FPGA学习之路(五)之锁相环倍频(
PLL
)探究
写在前面今天时间还早QAQ，继续研究研究FPGA的锁相环倍频(
PLL
)。
董程森
·
2023-04-04 13:48
FPGA
FPGA
FPGA学习
PLL
锁相环
一、CMT（时钟管理单元）在学习
PLL
锁相环之前，我们要先了解CMT（clockmanagementtile）以Xilinx7系列FPGA为例（ZYNQ系列中PL端结构与7系列相同）CMT（时钟管理单元
开局一根电烙铁d
·
2023-04-04 13:12
Vivado
fpga开发
嵌入式硬件
FPGA实验 - 锁相环调用
锁相环（
PLL
）片内时钟管理单元
PLL
：用来统一整合时钟信号。优点很大范围内实现任意大小的分频和倍频。有效减小时钟发生部分的代码量。利用全局时钟树，较高的时钟管理效率。
江南小作坊
·
2023-04-04 13:54
FPGA
fpga开发
（八）DDR_PHY架构及功能——（PUB组成、初始化及Training流程、Clock关系）
文章目录一、DDR_PHY结构组成1.1、DDRMemory子系统1.2、DDR_PHY架构组成二、PUB模块功能实现初始化总流程2.1、DDR系统初始化流程2.1.1、
PLL
初始化流程2.1.2、Delayline
SD.ZHAI
·
2023-04-04 03:05
DDR协议及应用实践
架构
硬件架构
硬件工程
国产易灵思FPGA的
PLL
用法集锦
一.
PLL
简介
PLL
是一种反馈控制电路，Phase-LockedLoop，简称锁相环。其特点是，利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
FPGA技术联盟
·
2023-04-03 13:58
fpga开发
CS32F03X功耗不稳定、功耗过大的解决方法
其它不用的外设时钟尽量关掉，进入睡眠前，把
PLL
关闭一下。不用的GPIO配置，要按照相应的型号来。
Asen学习笔记
·
2023-04-02 20:01
单片机
嵌入式硬件
ZYNQ7020系列——
PLL
学习
主要是
PLL
内部结构的知识：32个BUFG，上下各16个，划分为ClockRegion，每个块的时钟就是BUFR。
一只活蹦乱跳的大鲤鱼
·
2023-04-02 19:31
SocKit
fpga开发
Verilog
复旦微ZYNQ硬件电路上电调试
D2LED(核心板)D3LED底板(PSMIO15)DDR3(PS2片256M16)(PL1片256M16)eMMC8G读写及速率测试逻辑复位功能(需在底板TP4、5焊接一个按钮).测试复位脉冲是否有抖动
PLL
寒听雪落
·
2023-04-02 09:33
硬件_FPGA接口
fpga
dma
【Lattice】视频分割项目 SERDES(PCS) IP 相关问题以及解决方法
抓reval发现serdes的
PLL
的lock都没起来。解决方案：将上板的输入时钟晶振由27M改成74.25M。将74.2
Ethan_WC
·
2023-04-01 22:04
FPGA经验
总结以及debug记录
音视频
tcp/ip
fpga开发
hdmi
【蓝桥杯嵌入式】第十三届蓝桥杯嵌入式省赛客观题以及详细题解
HSE，高速外部时钟信号，时钟源由外部晶体/陶瓷谐振器与外部时钟；HSI，高速的内部时钟，由内部8MHz的RC振荡器产生，可直接作为系统时钟或在2分频后作为
PLL
输入；SYSCLK，是系统时钟；HSE/
☞黑心萝卜三条杠☜
·
2023-03-31 15:14
#
蓝桥杯嵌入式
蓝桥杯
单片机
stm32
关于TEA5767收音机模块以及TEA5767寄存器介绍。
收音频率：87.6MHz~108MHz，（支持频率范围在76MHz~87.5MHz之间的校园收音频道），③LC调谐振荡器使成本更低，RFAGC电路④内置调频中频选择，I2C总线控制⑤内置FM立体声解调器，
PLL
Luki401
·
2023-03-31 06:57
TEA5767
收音机
Arduino UNO驱动 Si3531A三通道时钟信号发生器
基于
PLL
/VCXO+分频器结构。可在每个输出口产生8KHz-150MHz之间的频率信号。输出阻抗：50Ω输出占空比：50%IIC通信速率
优信电子
·
2023-03-30 23:47
电子模块测试
arduino专栏
单片机
嵌入式硬件
Linux嵌入式开发 -- imx6ull 主频配置
imx6ull主频设置文章目录前言一、系统时钟来源二、7路
PLL
时钟源1.介绍2.主频设置3.代码编写总结前言 对于imx6ull系列芯片而言，默认工作频率为396MHZ，但标准工作频率为528MHZ
搁浅`
·
2023-03-29 22:06
Linux嵌入式开发
linux
单片机
stm32
关于嵌入式学习随笔->4《F7系统时钟》
1、STM32有5个时钟源：HSI、HSE、LSI、LSE、
PLL
。--》HSI是高速内部时钟，RC振荡器，频率为16MHz，精度不高。可以直接作为系统时钟或者用作
PLL
时钟输入。
weixin_38168322
·
2023-03-21 07:30
嵌入式
iTop4412 uboot-2019.2移植之时钟管理（六）
一、部件介绍
PLL
(锁相环)：时钟信号通常由晶振提供，但面对多变的时钟需求，无法定制晶振，因此可以利用锁相环将晶振时钟信号进行放大，并且数值可通过参数确定。
simexce
·
2023-03-18 21:12
UWB硬件设计相关内容
频率参考 晶振一般选择38.4MHZ的TCXO，但是要注意加上LDO(TPS73601DBVR)
PLL
环路滤波器 dw1000内部有两个锁相环电路，可生成基带处理时钟和RF本地震荡信号，每个
PLL
都需要外部环路滤波
3561cc5dc1b0
·
2023-03-17 04:32
时序约束
10M是同步2M，3M一般算异步一个时钟，输出到另一个芯片中，转一圈后，以同样的频率返回到自己的芯片，因为无法确定时钟在另一个芯片里面的latency，所以输出的时钟与输入的时钟算异步一个时钟进到2个
PLL
飞奔的大虎
·
2023-03-16 22:30
HTML超好看樱花飘落404页面源码+带时间
程序:wwreg.lanzoui.com/i5
Pll
07ibafc图片:
ergef
·
2023-03-16 15:36
源码
html
verilog中if-else和case（）在静态时序中的差异。
PLL
输出是100M，显然没有超过100M。case（）对时序的影响：当用Timequest做静态时序分析时，查看case（）对设计最大时钟的影响，发现最大时钟可以达到100.1
cattao1989
·
2023-03-13 20:56
verilog
Verilog功能模块——时钟分频
应用场景：需要对时钟进行分频，而
PLL
不能满足要求或者使用起来不方便需要固定倍数关系的时钟二.模块框图与使用说明通过参数DIV控制分频系数，输出div_clk=clk/DIV。
徐晓康的博客
·
2023-02-17 13:28
Verilog
verilog
systemverilog
时钟
分频
功能模块
UWB硬件设计相关内容
频率参考 晶振一般选择38.4MHZ的TCXO，但是要注意加上LDO(TPS73601DBVR)
PLL
环路滤波器 dw1000内部有两个锁相环电路，可生成基带处理时钟和RF本地震荡信号，每个
PLL
都需要外部环路滤波
公众号嵌入式与Linux那些事
·
2023-02-06 20:39
AD936x 系列快速入口
结构、辅助功能、接收链、发送链、滤波器：AD9361介绍（上）增益控制、时钟和
PLL
、ENSM：AD9361介绍(中)校准、数据接口(CMOS)：AD9361介绍(下)数据接口(LVDS)、SPI和附加接口信号
lwd_up
·
2023-02-04 19:58
AD9361
经验分享
基于DSP28335平台的无感FOC算法 代码包括了完整的矢量控制算法，在smo的基础上，增加了VESC原始的磁链观测器
无感FOC基于DSP28335平台的无感FOC算法代码包括了完整的矢量控制算法，在smo的基础上，增加了VESC原始的磁链观测器，还增加了磁链观测器+
PLL
方案，还增加了增量编码器的接口代码，方便大家调试无感算法
「已注销」
·
2023-01-27 08:49
算法
1、RH850时钟源及配置
(lowspeedintosc)
PLL
倍频器。Note1.外部副晶振只有144pinand176pin产品有。时钟源如下图：隔离时钟域（ISOClockdomains）是可以关闭的时钟系统。
cc ²ᶜ
·
2023-01-26 10:17
RH850_车规级MCU介绍
单片机
嵌入式硬件
Single_Phase_SFT_VS_SOGI_
PLL
：基于MATLAB Simulink的SFT与SOGI单相锁相环仿真模型
Single_Phase_SFT_VS_SOGI_
PLL
：基于MATLABSimulink的SFT与SOGI单相锁相环仿真模型。
「已注销」
·
2023-01-21 09:14
matlab
开发语言
AIR32F103(四) 27倍频216MHz,CoreMark跑分测试
(三)Linux环境基于标准外设库的项目模板AIR32F103(四)27倍频216MHz,CoreMark跑分测试27倍频运行216MHz主频合宙开发团队10月11日的提交中开源了AIR32F103的
PLL
IOsetting
·
2023-01-18 17:13
Embed
linux
AIR32F103
GCC
Arm
CoreMark
无感FOC 基于DSP28335平台的无感FOC算法 代码包括了完整的矢量控制算法，在smo的基础上，增加了VESC原始的磁链观测器，还增加了磁链观测器+
PLL
方案
无感FOC基于DSP28335平台的无感FOC算法代码包括了完整的矢量控制算法，在smo的基础上，增加了VESC原始的磁链观测器，还增加了磁链观测器+
PLL
方案，还增加了增量编码器的接口代码，方便大家调试无感算法
「已注销」
·
2023-01-17 10:29
程序人生
STM32配置FDCAN通讯
CubeMX配置开启SW调试接口开启FDCAN2开启外部时钟外部晶振为12M，主频480M，FDCAN时钟来自
PLL
1QFDCAN2参数设置，参数设置的说明，在代码中有注释，在此强调2点：1配置为传统CAN
老李的森林
·
2023-01-13 12:27
嵌入式开发
stm32
can
fdcan
单片机
嵌入式
数模混合仿真
SPICE广泛应用在仿真模拟电路（例如运放OpAmp，能隙基准稳压电源BandgapReference，数模/模数转换AD/DA等），混合信号电路（例如锁相环
PLL
，存储器SRAM/dRAM，高速输入/
Carol0630
·
2023-01-12 11:29
fpga开发
STM32F103C8T6引脚笔记
硬件资源：1、STM32F103C8主芯片一片2、贴片8M晶振（通过芯片内部
PLL
最高达72M）ST官方标准参数3、3.3V稳压芯片，最大提供800mA电流4、一路miniUSB接口，可以给系统版供电，
D-Vincent
·
2023-01-09 14:46
stm32
单片机
STC32G 时钟系统
文章目录时钟系统代码配置总结时钟系统系统时钟有4个时钟源可供选择：内部高精度IRC内部32KHzIRC（精度较低）外部晶振内部
PLL
输出时钟主要关心的是两个指标：SYSclk和HSCLKSYSclk是系统的时钟
今天美美吃饭啦
·
2023-01-06 11:58
STC16/32
单片机
STC16f40k128——时钟系统
目录时钟系统简介时钟配置相关的寄存器CKSELCLKDIVIRC24MCR编辑IRC32KCRPLLCR编辑时钟配置源程序采用内部高精度IRC采用内部
PLL
输出，
PLL
以内部24MIRC为基准时钟系统简介系统时钟控制器为单片机的
今天美美吃饭啦
·
2023-01-06 11:27
STC16/32
单片机
嵌入式硬件
第十一讲、FPGA开发中xilinx vivado 平台时序分析系列课程-边沿对齐input delay ddr双沿采样时序约束与收敛
我们这里以IMX222视频传感器的的DDR为例约束inputddr接口如何进行约束和时序分析以及收敛源同步边缘对齐fpga输入直接模式（输入端不加
PLL
）这是IMX222手册中DDR接口的时钟和数据的边缘对齐的源同步时序参数
尤老师FPGA
·
2022-12-30 12:32
VGA控制代码编写
其中时钟生成模块可以用
PLL
锁相环二分频产生25MHz的VGA时钟信号，图像生成模块可以根据自己要显示的图形编写，顶层模块就是将前三个模块汇
去哪啊到二仙桥
·
2022-12-30 00:57
EDA技术
FPGA
fpga开发
GD32单片机超频344Mhz（GD32F350）跑分Coremark
简介之前买的GD32F350G8U6在测试的时候发现超频性能不错，可以在8Mhz的晶振下
PLL
倍频43倍，超频到344Mhz，遂尝试了一下移植跑分。由于这个型号没有CK_OUT引脚，所以可惜了。
你要写卓
·
2022-12-28 14:01
单片机学习
电子随记
单片机
嵌入式硬件
上一页
2
3
4
5
6
7
8
9
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他