quartusII

学习FPGA verilog语言笔记

第二天，继续在QuartusII12.1版本上学习verilog，第一个逻辑是学习二选一。还在学习如何在仿真界面演示波形。。欢迎使用Markdown编辑器你好！
weixin_43951406·2020-08-08 11:59

【FPGA学习笔记】SignalTap II软件的使用

一、SignalTapII软件简介SignalTapII是第二代系统级调试工具，它集成在Altera公司提供的FPGA开发工具QuartusII软件中，可以捕获和显示实时信号，是一款功能强大且极具实用性的
米多奇米饼·2020-08-07 22:36

FPGA约束设置

目前主流的FPGA厂家有Xilinx和Altera，不同厂家的FPGA使用的软件不一样，约束设置也不同，目前，altera的QuartusII软件已经能够支持Synposys的TCL语法格式的约束，其约束设置的命令与语法与
weixin_33794672·2020-08-07 20:33

FPGA里的RAM使用

我们知道，RAM是用来在程序运行中存放随机变量的数据空间，使用时可以利用QuartusII的LPM功能实现RAM的定制。
Jimbo_Zhang·2020-08-07 18:31

FPGA DESIGN —— IO BANK VIEW

FPGAType:CycloneV-5CEFA7F27C6Software:QuartusII13.0sp1Steps目前为前期评估阶段，需要对I/O的资源按照不同的BANK处理，针对一些I/O的特殊功能
ShareWow丶·2020-08-07 18:40

计组实验一 - 8位可控的二进制补码加减法器

实验说明：1.使用quartusII9.0完成8位可控的二进制补码加减法器2.使用VHDL语言编写代码3.学会模块化编程处理实验步骤一.先实现一位全加器libraryieee;useieee.std_logic
种子选手·2020-08-07 16:12

用QuartusII实现半加器、全加器、2-4译码器、BCD码加法器、计数器、交通灯

6、交通灯实现代码modulelight(clk,set,chan,light,out);inputclk,set,chan;outputreg[1:0]light;outputreg[3:0]out;always@(posedgeclkorposedgechanorposedgeset)if(set==1)beginout=0;light=01;endelseif(chan==1)beginif
aai14236·2020-08-07 12:10

FPGA入门学习第四天（数码管静态显示）

学习目的学会数码管的显示原理学习内容让数码管显示一个固定的数字0（静态显示）实验平台小精灵开发板QuartusII11.0Modelsim10.1aDebussy数码管显示原理分析数码管是由多个LED发光二极管组成的一个
Moon_3181961725·2020-08-07 11:03

FPGA入门学习第五天（数码管动态扫描）

学习目的掌控用Verilog写一个定时触发的功能掌控数码管的动态扫描原理学习内容让6位数码管显示“123456”（动态扫描）实验平台小精灵开发板QuartusII11.0原理分析我们上一讲讲了数码管的静态显示
Moon_3181961725·2020-08-07 11:03

用两片74138译码器拼接成4-16译码器

要求：1.用2片3-8译码器拼接成4-16译码器2.仿真验证电路的正确性3.注意观察输出信号的毛刺（竞争冒险）步骤：1.打开QuartusII9.1，新建项目，点击“NewProjectWizard”；
真正的大咸鱼·2020-08-07 10:46

拼接4-16译码器

步骤：1.打开QuartusII9.0，点击“NewP
bimbamboun·2020-08-07 10:50

FPGA Verilog 串口无限多字节收发+流水灯程序+ModelSim仿真

工作环境(蓝色粗体字为特别注意内容)1，软件环境：Windows7、QuartusII、ModelSimSE、串口调试助手2，硬件环境：开发板:EP2C5T144C8N核心板、USBBlaster下载器发现网上的
pang9998·2020-08-05 13:47

计组实验：使用QuartusII的基本步骤

暂时还没记住步骤，老是要翻指南太麻烦了，写个BLOG过一下步骤方便之后忘了看吧(●’◡’●)写代码编译：先创建一个工程~注意每个工程要对应新建一个文件夹然后New那里NEW个VHDL文件来写对应代码，Save到工程文件夹里，然后就可以开始编译了。P.S.VHDL文件名必须是实体名（即代码中的Entity名字）在Assignments选择device选择芯片在Assignments选择pins分配管
Poki喵·2020-08-04 21:52

FIFO学习

2、FIFO引脚介绍FIFO引脚图quartusii生成的FIFO各引脚定义如下：wrclk:写时钟信号rdclk:读时钟信号wrreq:写信号rdreq:读信号data[
森林也是会反抗的·2020-08-04 18:58

Quartus II Simulation Waveform Editor 中文教程

https://my.oschina.net/u/3445041/blog/1098896软件版本：QuartusII15.0.0程序代码：`timescale1ns/1nsmoduledecoder2x4
Jessica_2017·2020-08-04 18:11

Quartus 使用Pin、qsf、TCL脚本分配FPGA管脚

QuartusII分配FPGA管脚方法1、直接配置对应操作也是我们大家最熟悉的：Assignments-->PinPlanner或者使用快捷方式：Ctral+Shift+N2、qsf文件配置全称是QuartusSettingsFile
北方爷们·2020-08-04 18:07

ModelSim入门及Testbench编写——合理利用仿真才是王道

本文使用了ModelSim10.0c+QuartusII10.0，其他版本基本雷同，请自行研究。看不清图的点开看大图！
oLinXi1234567·2020-08-04 16:41

Quartus II 现有各版本之差异(方便选择), 以及 破解文件

参考了:http://www.cnblogs.com/crazybingo/archive/2011/07/26/2117105.html《QuartusII11.0套件安装指南》现有(2011.10.23
gioc·2020-08-04 14:46

LPM，参数化的宏功能模块库

在MAX+PLUSII和QuartusII中调用LPM库函数非常方便，用户既可以在图形输入法中直接调用，也可以在HDL源文件中调用
fuyun_613·2020-08-04 14:02

IP核——FIFO

一、Quartus1.打开Quartusii，点击Tools---MegaWizardPlug-InManager2.弹出创建页面，选择Creatanewcustommegafunctionvariation
djue7752·2020-08-02 17:52

FPGA工程师招聘

要求熟悉相关仿真、综合软件如：ModelSim、QuartusII、ISE等-3年以上在视频压缩方面的ASIC/FPGA的设计经验-有过Xilinx或Altera的FPGA设计经验-熟悉至少一种的视频压缩算
zhongrg·2020-08-02 15:10

SWJTU计算机组成实验C-实验八 指令分析与执行

使用软件：QuartusII9.0sp2这个实验也要用到ROM，虽然实验指导书上写的RAM，但我觉得可能是写错了。
Uranuslight·2020-08-01 10:53

基于FPGA 的8b10b编解码电路前端电路设计

采用VerilogHDL描述语言进行电路的设计、使用modelsim10.2a进行功能仿真、在通过QuartusII13.1进行FPGA逻
秋叶夏风·2020-07-30 16:02

明德扬点拨FPGA高手进阶 第一章 软件介绍及安装

1.QuartusII1.1QuartusII介绍QuartusII是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（AlteraHardware支持
gjlkgln4534·2020-07-30 15:57

Quartus II添加器件库方法

今天添加库的过程，记录一下：以Quartusii13.0sp1为例，添加MAXIICPLD到软件支持列表中以管理员身份运行QuartusII（敲黑板，敲黑板，管理员身份运行！！！）
江东风又起·2020-07-30 06:51

【转载】QuartusII软件异常：Error: Top-level design entity " " is undefined

使用Quartus进行数字电路设计时，遇到了下面的编译错误：Info:*******************************************************************Info:RunningQuartusII64-BitAnalysis&SynthesisInfo:Version11.0Build15704/27/2011SJFullVersionInfo:P
恋天的风·2020-07-30 01:44

FPGA学习笔记之Altera FPGA使用JIC文件配置固化教程(转)

2，在quartusii软件中点击File—>ConvertProgrammingFiles，如下图所示：3，在弹出的窗口中，Programmingfiletype选择JTAGIndirectConfigurationFile
恋天的风·2020-07-30 01:44

Quartus II中FPGA管脚的分配及保存方法

一、摘要将QuartusII中FPGA管脚的分配及保存方法做一个汇总。
tianhen791·2020-07-30 00:20

使用LativeLink时，DO文件编制步骤

端午安康1.按照LativeLink方式，在QuartusII中点击[EDARTLSimulation]或[EDAGatelevelSimulation]；2.在ModelSim的Sim窗口中，选择添加下层模块的信号
FPGA技术江湖·2020-07-29 23:33

QuartusII用自带波形文件做激励进行功能仿真

主要步骤：1.建立工程new->NewprojectWizard2.输入verilog文件new->veriloghdlfile3.编译Processing->Start->StartAnalyse&Synthesis4.管脚分配Assiment->Pins在Location处双击，另外将不用的引脚设为高阻态5.整体编译StartCompile6.将仿真类型设为功能仿真，Assignment->S
kobesdu·2020-07-29 20:33

NIOS II JTAG UART通讯

一、硬件（使用的是QuartusII9.0）1、建立工程，打开SOPCBuilder，添加CPU选择标准NIOS即可2、添加PLL点击LaunchAltera‘sALTPLLMegaWizard器件速度等级按自己的
weixin_33936401·2020-07-29 12:34

(原創) 如何自己用SOPC Builder建立一個能在DE2上跑μC/OS-II的Nios II系統? (IC Design) (DE2) (Quartus II) (Nios II) (SOPC ...

使用環境：QuartusII7.2SP1+NiosII7.2SP1+DE2(CycloneIIEP2C35F627C6)+μC/OS-II
weixin_33750452·2020-07-29 12:18

JTAG_UART控制LED实验（转帖)

一、硬件（使用的是QuartusII9.0）1、建立工程，打开SOPCBuilder，添加CPU(次部分可根据实际硬件平台更改）。
weixin_30723433·2020-07-29 12:26

QuartusII软件异常：Error: Top-level design entity " " is undefined

使用Quartus进行数字电路设计时，遇到了下面的编译错误：Info:*******************************************************************Info:RunningQuartusII64-BitAnalysis&SynthesisInfo:Version11.0Build15704/27/2011SJFullVersionInfo:P
欧菲博客·2020-07-28 04:49

altera小实验——TimeQuest Timing Analyzer初步使用

quartusii的时序约束可以通过TimeQuestTimingAnalyzer来完成。
moon9999·2020-07-28 03:48

FPGA时序约束之时钟约束(altera)

在quartusii中，为了确保得到准确的静态时序分析结果，我们必须要对设计里所有的时钟进行约束。
huan09900990·2020-07-27 23:53

滑动平均滤波器的verilog实现

FPGA设计在QuartusII开发环境下完成8点滑动平均滤波器
暖暖的时间回忆·2020-07-16 06:31

参数化模块库(LPM)的使用

在MAX+PLUSII和QuartusII中调用LPM库函数非常方便，用户既可以在图形输入法中直接调用，也可以在HDL源文件中调用
zhongrg·2020-07-15 12:41

quartusii 仿真的问题

完成整个工程后进行编译，然后冒出来几十个错误。Error(204012):Can'tgeneratenetlistoutputfilesbecausethefile"D:/ModemPrograms/Chapter_5/E5_4_FpgaASKDemod/AskDemod/fir_compiler-library/sadd_c_cen.v"isanOpenCorePlustime-limitedf
zhengdahaixiansheng·2020-07-15 12:01

QuartusII中Design partion功能的使用

DesignpartionDesignpartion常用于“增益变量（QIC）”，通过DesignPartition对子模块进行“逻辑分区”，在DesignPartitionWindow中最关键的一个设定是NetlistType，它有四个可选值——SourceFile，Post-Synthesis，Post-fit，Empty（如上图中所标1,2,3,4，上图是为了将各Type全面的显现出来，而不
yu1037764293·2020-07-15 11:21

quartus ii 中文注释乱码解决办法

转载自：http://bbs.ednchina.com/BLOG_ARTICLE_3027549.HTM有些时候我们用Quartusii打开不同版本创建的工程文件时，往往会出现下列提示点yes后，quartus
weixin_33991418·2020-07-15 04:37

quartusII和ISE调用Notepad++并且实现错误高亮定位的方法

以QuartusII11.1、ISE13.2、Notepad++v5.9.6.2为例。
sky418974783·2020-07-14 22:39

QuartusII编译时会遇到的问题

1.Foundclock-sensitivechangeduringactiveclockedgeaitimeonregister“name”原因：vectorsourcefile中时钟敏感信号（如数据，允许端，清零，同步加载等）在试重边缘同时变化。而时钟敏感信号不能再时钟边沿变化。其后果导致结果不正确。方法：编辑vectorsourcefile2.VerilogHDLassignmentwarn
black111111111111·2020-07-14 18:57

Quartus ii 中工程存档（Archive project）及打开

下面介绍下在Quartusii中进行工程存档（Archiveproject）以及打开存档工程的操作方法，当需要把工程发给其它电脑时，用工程存档比较方便，空间占用小，而且不会出现文件丢失的情况。
huan09900990·2020-07-14 11:17

FPGA入门学习第二天（点亮LED灯）

学习目的学会通过代码控制FPGA管脚的高低电平学会利用QuartusII11.0新建工程学会查看原理图，并根据原理图来分配管脚学会下载SOF文件，以及生成JIC配置文件，并固化到配置芯片中学习内容通过FPGA
Moon_3181961725·2020-07-14 05:58

基于Quartus II 的数字滤波器设计（FIR Compiler IP核）

基于QuartusII的数字滤波器设计（FIRCompilerIP核）摘要针对模拟滤波器设计困难，不灵活的问题，提出使用FPGA设计高性能数字滤波器方案，使用MATLAB中APP（FDATOOL）设计滤波器系数
Joy__chen·2020-07-14 04:14

在Quartus II 13.1里RTL视图问题

我在QuartusII13.1写了一个加法器，程序如下`timescale1ns/1nsmoduleCounter_Design(//globalclockinputclk,//50MHzinputrst_n
IT小男孩·2020-07-14 04:38

关于quartus ii软件中注释乱码问题的解决方法

有些时候我们用Quartusii打开不同版本创建的工程文件时，往往会出现注释乱码。这点，相信很多刚学FPGA的新人们，热衷于下载代码例程学习时，都有遇到到这样的情况。
Surferqing_·2020-07-14 02:22

实验六 序列信号检测器的VHDL设计

一、实验目的（1）进一步熟悉QuartusII软件和GW48-PK2S实验系统的使用方法；（2）用状态机实现序列检测器的设计，了解一般状态机的设计与应用二、实验内容1.基本命题利用QuartusII实现一个
weixin_33701564·2020-07-13 17:45

基于 FPGA 的三线制数码管显示(动态)

开发环境：硬件小梅哥的AC620fpgaEP4CE10F17C8NEDA开发软件QuartusII13.0由于静态显示每一个数码管均需要独立的数据线，因此硬件电路比较复杂，成本较高，很少使用。
_Sparks_Fly·2020-07-13 12:05
上一页 3 4 5 6 7 8 9 10 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他