E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
quartusII
Altera FPGA 差分信号初识(3)
QuartusIIPart在苍月代表我的博客中有看到按照
QuartusII
在PinPlaner中的配
ShareWow丶
·
2020-07-05 12:49
FPGA设计从硬件到软件
FPGA实现RAM--LPM_RAM
我们知道，RAM是用来在程序运行中存放随机变量的数据空间，使用时可以利用
QuartusII
的LPM功能实现RAM的定制。
sdvch
·
2020-07-05 11:50
FPGA
quartus II编译报错：Error: Current license file does not support the XXX device 环境win10，Quartus2出现破解问题
quartusII
编译报错：Error:CurrentlicensefiledoesnotsupporttheXXXdevice环境win10，Quartus2出现破解问题作为一个刚学FPGA的小白，分享一点干货
战忽局军情处
·
2020-07-05 10:00
硬件开发
Quartusii
13和vivado如何加快编译速度
Quartusii
13和vivado如何加快编译速度
Quartusii
13加快编译速度设置Vivado加速编译设置
Quartusii
13加快编译速度设置打开一个工程，然后打开
quartusii
13的Assignments
文鸿开源工作室
·
2020-07-05 06:32
FPGA
matlab 生成mif文件导入quartus rom中
用
QuartusII
创建并仿真ROM的步骤：1.在Quatus工程下生成一个ROM2.编写.mif文件，作为ROM的初始化文件3.将.mif文件拷贝到Modelsim工程下4.进行Modelsim仿真图像保存的步骤
成电少女的梦
·
2020-07-05 05:42
如何在ModelsimSE中使用do文件仿真
QuartusII
IP核
在库文件添加完成之后，我们要从
QuartusII
中例化出模块的Verilog实现，然后生成tb文件，使用do文件进行编译后仿真。最后将这种操做进行
我是什么垃圾、
·
2020-07-05 05:20
编写MATLAB脚本产生正弦信号的mif文件
配置RAM或ROM中的数据可以用mif文件，mif文件是存储器初始化文件，即memoryinitializationfile，生成mif文件可用
QuartusII
自带的mif编辑器，但是这种方法必须一个个的确定每个点的值
qq_32464407
·
2020-07-05 04:07
记一个Verilog一段式状态机的低级错误
环境：
quartusII
12.1原代码如下：always@(posedgeclk)beginif(rst)beginb<='d0;state<=state1;endelse
qq_16923717
·
2020-07-05 03:42
Verilog
IP核在modelsim里面的仿真
#modelsim与Quartus版本介绍：笔者所用modelsim与Quartus是从Altera官网下载的ModelSim-Altera10.1d(
QuartusII
13.1)版本，Quartus调用
proton_boke
·
2020-07-05 02:45
EDA与Verilog工具
Quartus II FPGA指定工程文件路径
实验环境(蓝色粗体字为特别注意内容)1，环境：Windows7Ultimate32bit、
QuartusII
13.0.1win32、ModelSimSE10.1awin322，参考文献：https://
pang9998
·
2020-07-05 01:06
（15）
QuartusII
17.1开发流程（FPGA不积跬步101）
引言：一直从事XilinxFPGA开发，开发软件有vivado、ISE、modelsim等，对于IntelFPGA开发项目较少，
QuartusII
软件基本不会使用。
宁静致远dream
·
2020-07-04 23:05
FPGA小试牛刀
Quartus II SignalTap使用心得
我用的
QuartusII
版本是64-BitVersion15.0.2Build153，所用的语言是VHDL。
正义的龍7
·
2020-07-04 22:11
VHDL
初探NIOS ii 之hello_world
平台背景：操作系统：win764bit开发板：DE2-115
Quartusii
：15.0及配套的NIOSii开发平台一、硬件系统的建立1、在Quartus里新建工程，这是很基本的就不在介绍了2、新建一个
ljjshuishou
·
2020-07-04 22:49
NIOS
Verilog HDL 实验环境搭建
实验环境是：
QuartusII
11.0、EP4CE6E22C8N开发板和一台逻辑分析仪以下只是简单笔记，只适合自己下次看，毕竟只是把FPGA用在业余电子制作中，操作步骤极易忘记。
mkelehk
·
2020-07-04 22:30
FPGA
FPGA入门（1）——modelsim与quartus ii l联合
3、下载例子，熟悉流程；有AS和JTAG模式，选择JTAG模式4、Modelsim联合Quartus利用
quartusii
提供的内部的快捷方式，自动生成modelsim运行的脚本文件。
limanjihe
·
2020-07-04 21:08
VBA
ALTREA cyclone IV e系列程序固化方法
开发环境：win10
quartusII
15.0jtag口nois2正题：首先，bsp设置，自己写
JiaoCL
·
2020-07-04 21:07
FPGA
Nios II 嵌入式系统硬件设计（二）之SDRAM硬件设计
转自http://bbs.ednchina.com/BLOG_ARTICLE_182164.HTMSDRAM的硬件设计包括SDRAM芯片的电路设计以及在
QuartusII
顶层文件中SDRAM控制器的引脚连接
HiBaby1111
·
2020-07-04 18:35
FPGA/Verilog
那些事儿
Quartus中使用SignalTap观察被优化的reg与wire信号
(SOC)(Verilog)(
QuartusII
)(SignalTapII).我的理解参考博客中讲到，为了防止Quartus工具优化我们定义的wire和reg信号，可以在其定义前
请叫我冻冻
·
2020-07-04 14:54
verilog
FPGA
Quartus
利用matlab进行ROM初始化mif文件方法（转）
利用matlab进行ROM初始化mif文件方法（转）工具使用版本：
QuartusII
13.0+Matlab2012d撰写人：Strive_JPhttp://comm.chinaaet.com/adi
childboi
·
2020-07-04 13:30
matlab
NIOS II 处理器软核配置
一、打开
quartusII
11.0，建立新的项目File–NewProjectWizard1.选择路径和设置工程名（路径最好不要有中文）2.添加文件，这里就不添加文件，直接跳过3.选择开发芯片类型，我用的是
溪江月
·
2020-07-04 10:58
FPGA现场可编程门阵列
四步搞定NiosII工程路径改变
原文地址：四步搞定NiosII工程路径改变作者：VITO_铁掌北京漂在NiosII的开发过程中，路径改变会带来一系列问题：比如当我们在PC上某个路径下新建一个工程Nios_Prj（含
QuartusII
工程
a827415225
·
2020-07-04 10:46
FPGA
[转载]Quartus ii 一些Warning/Eeror分析与解决
我会在此基础上继续添加原文地址：
Quartusii
一些Warning/Eeror分析与解决作者：yanppf注：http://www.eefocus.com/chudonganjin/blog/09-09
a2102004335
·
2020-07-04 10:14
quartusII
关于ALTMULT_ACCUM（MAC）IP核的使用
如下：这是该IP核的例化程序：以下是
quartusII
自带的UniversityProgramaVWF文件的仿
Whistle0602
·
2020-07-04 09:03
quartusⅡ
FPGA笔记（十一）—FPGA引脚验证
FPGA引脚验证步骤(
QuartusII
)1、新建txt文件，编写引脚配置（不写电压类型）语法只有set_location_assignment引脚-to引脚名如：set_location_assignmentPIN_B11
老七_
·
2020-07-04 08:02
FPGA
FPGA引脚验证
FPGA的调试-虚拟JTAG
对于FPGA调试，主要以IntelFPGA为例，在win10
Quartusii
17.0环境下进行仿真和调试，开发板类型EP4CE15F17。
碎碎思
·
2020-07-04 07:42
FPGA
FPGA
基于DS18B20数字温度传感器的温度计设计
请注意，本文所述代码均在
QuartusII
13.0程序内使用汇编语言运行。一、课程设计任务要求利用数字温度传感器DS18B20与AT89C51单片机结合来测量温度，并在LED数码管上显示相应的温度值。
Z.Y. Wang
·
2020-07-04 06:53
FPGA工程师：从绝望到绝地逢生
后来读研究生,工作陆陆续续也用过
QuartusII
、FoundaTIon、ISE、Libero,并且学习了verilogHDL语言,学习的过程中也慢慢体会到
嵌入式资讯精选
·
2020-07-04 05:42
(原创)NIOSII IDE下控制LCM显示
试验目的：利用NIOSII控制LCM显示；试验工具：
QuartusII
9.1+SOPCBuilder+NIOSIIIDE9.1+terasicTRDB-LCM一、硬件设计1、LCM驱动器的设计由于要在软件上控制
weixin_30861459
·
2020-07-04 02:25
Xilinx Vivado .coe文件生成
一、.COE格式文件生成由于
Quartusii
软件ROM用的是mif格式的文件，且可以用软件Guagle_wave生成正弦波、三角波、锯齿波。
拉风的猪
·
2020-07-04 02:17
XilinxFPGA
使用matlab生成rom初始化文件.coe
VivadoISE或
QuartusII
软件本身具备的初始化功能对于较小的rom是行之有效的，但面对大容量的rom时就显得捉襟见肘了。而matlab作为一神器，在这时就有了用武之地。
原点qiang
·
2020-07-04 01:27
matlab
使用LativeLink时，DO文件编制步骤
端午安康1.按照LativeLink方式，在
QuartusII
中点击[EDARTLSimulation]或[EDAGatelevelSimulation]；2.在ModelSim的Sim窗口中，选择添加下层模块的信号
FPGA技术江湖
·
2020-07-04 01:37
FPGA学习系列
quartus II编译报错：Error: Current license file does not support the XXX device
环境：win7(64位)；
quartusII
版本：
quartusII
11.0(64位，32位)；使用
quartusII
测试"HelloWorld!"的程序，Qsys制作相应的软核。
天狭鬼
·
2020-07-04 00:49
FPGA
QuartusII
安装器件库及遇到的问题解决
最近由于学习socFPGA，需要CycloneV的器件，于是就打开自己安装的
QuartusII
18.0版本的软件，在器件选择的时候发现没有安装这个器件，于是到IntelFPGA官网去下载器件库，这里给出下载库的地址
jk_101
·
2020-07-03 10:13
FPGA
Modelsim与Quartus ii联合仿真的一些问题
如何在
QuartusII
中调用ModelsimQuartusII9.0版本的时候软件还有自带的仿真工具，现在安装的是11.0版本，才发现
QuartusII
11.0取消了软件自带的波形仿真工具，因此需要波形仿真就要调用专业的仿真工具
qishi2014
·
2020-07-02 15:44
从汇编、C语言为起点，十年FPGA开发设计经验总结
http://www.shfdjk.com后来读研究生，工作陆陆续续也用过
QuartusII
、FoundaTIon、ISE、Libero，并且学习了veri
moyouyou123
·
2020-07-02 12:11
利用
QuartusII
的LPM功能实现RAM的定制
我们知道，RAM是用来在程序运行中存放随机变量的数据空间，使用时可以利用
QuartusII
的LPM功能实现RAM的定制。
快，快去救列宁！
·
2020-07-02 07:28
逻辑时序
Verilog
仿真
FPGA自学
FPGA如何生成RAM或ROM中的数据mif文件
生成
QuartusII
11.0可用的mif文件，有如下几种方式：方法1：利用Quartus自带的mif编辑器优点：对于小容量RAM可以快速方便的完成mif文件的编辑工作，不需要第三方软件的编辑；缺点：一旦数据量过大
快，快去救列宁！
·
2020-07-02 07:28
逻辑时序
仿真
Verilog
FPGA自学
Modelsim配置问题
由于一些原因，更换了电脑，新电脑并没有安装
Quartusii
以及Modelsim，再加上实验室的一些任务安排，由于疫情原因，不得不采取仿真验收的方式，因此不得不安装Modelsim。
读报二爷
·
2020-07-01 06:40
ModelSim进行联合仿真时出现# Error loading design # MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12
在学FPGA时利用
QuartusII
和ModelSim进行联合仿真时老是出现#Errorloadingdesign#Error:Errorloadingdesign#Pausingmacroexecution
.... ....
·
2020-06-30 17:30
Altera
QuartusII
程序BIN文件sof、pof、jic文件的区别
喵喵~~，
QuartusII
下载文件有这三种：sof、pof、jic，这三个文件的区别是什么呢？
日月与卿
·
2020-06-30 12:39
FPGA
modelsim仿真ISE工程时出现# ** Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work
好久没有用XILINX,
QuartusII
等等，今天在写一个调用交织器/解交织器IP核实现交织的时候，在仿真的时候，遇到下面图1的错误：图1Modelsim出现的错误找了半天解决方法，找到了下面的解答（
yundanfengqing_nuc
·
2020-06-30 10:35
FPGA
Quartus II 11.0 套件安装指南（带破解） 转载
QuartusII
11.0套件安装指南一、AlteraQuartusII11.0套件介绍所谓巧妇难为无米之炊，再强的软硬件功底，再多的思维创造力，没有软件的平台，也只是徒劳。
xuepiaosong
·
2020-06-30 03:44
FPGA
QUARTUS
Quartus II 中常见问题以及其解决方法（持续更新）
由于前几天在
QuartusII
和Modelsim软件中摸石头过河，没有额外的心力来更博，但本着今天有一小段空闲时间的原则以及分享我在软件操作中出现的问题，于是我再总结了一些常见问题及其解决方法后，我又来了
玄色i
·
2020-06-29 12:49
Hardware
Vivado2018.2联合Matlab的FIR滤波器设计与仿真
matlab进行滤波器参数设计窗函数法设计FIR滤波器FIR滤波器系数量化FIR滤波器系数导出将.coe文件导入FIRIP核BlockDesign连线&生成顶层模块联合Modelsim波形仿真之前用过ISE和
QuartusII
攻城狮Bell
·
2020-06-28 20:24
FPGA
数字信号处理
Vivado
altera soc体验之旅 FPGA与ARM的窃窃私语
以前像个无头苍蝇一样到处乱撞，搞了两三个月没把fpga和arm给联通起来，尽然只是因为教程用的
QuartusII
13.1软件和我自己电脑上装的
QuartusII
14.1软件在生成dts时调用的一个文件不一样导致的
weixin_34356138
·
2020-06-28 17:13
(原創) 如何安裝Linux版本的Quartus II? (SOC) (Quartus II) (Linux) (RedHat) (VirtualBox)
Abstract本文介紹如何安裝Linux版的
QuartusII
，其中包含如何在Linux安裝USBBlaster以及相關議題。
weixin_34194379
·
2020-06-28 13:03
quartus II输入原理图及仿真步骤
在
QuartusII
中输入原理图以及实现仿真是学习基本数字电路的好方法。下面以一个基本的D锁存器为例，在
quartusII
13.0中一步一步来实现原理图输入以及仿真过程。
weixin_34166847
·
2020-06-28 12:55
Quartus系列：Quartus II 下载入FPGA流程
1.完成FPGA工程创建(参见"
QuartusII
创建新工程"),设置空闲引脚状态,如果不设置,那么闲置的引脚状态不能确定,如下图所示:2.将空闲的引脚设为输入,且状态为高阻态,如下图所示:3.引脚设置
weixin_30898109
·
2020-06-28 02:56
如何新建Quartus工程—FPGA入门教程【钛白Logic】
1.1.1.电路说明1.1.2.新建工程第一步：从开始菜单启动
QuartusII
13.1(64bit)，如下图。第二步：菜单栏选择File—>NewProjectWizard，新建
weixin_30635053
·
2020-06-27 22:37
FPGA实现FIR滤波器
本次设计首先利用MATLAB中的FDAtool工具设计出一个采样频率为5KHZ、截止频率为1KHZ的FIR低通滤波器，通过FDAtool导出8点系数，然后将系数进行放大、取整，以便于在FPGA中使用，最后通过
QuartusII
chendilincd
·
2020-06-27 10:44
数字信号处理
上一页
5
6
7
8
9
10
11
12
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他