risc-v 第14页

四大主流cpu架构

3、RISC-V架构，是基于精简指令集计算（RISC）原理建立的开放指令集架构。4、MIPS架构，是一种采取精简指令集（RISC）的处理器架构，可支持高级语言的优化执行。本教程操作环境：wi

Mr. Zhao°·2023-06-07 15:38

从零手写操作系统之RVOS任务同步和锁实现-07

从零手写操作系统之RVOS任务同步和锁实现-07并发与同步临界区、锁、死锁自旋锁1.0版本2.0版本原子指令思路测试3.0版本测试小结其他同步技术本系列参考:学习开发一个RISC-V上的操作系统-汪辰-

Binary Oracle·2023-06-07 14:56

加速开发RISC-V开源软件，Linux基金会启动RISE项目

使用RISC-V架构为移动、消费电子、数据中心和汽车等领域提供商用软件。

不叫月红·2023-06-07 11:33

RISC-V是未来的趋势吗？

目前，常用的处理器架构有ARM、x86、MIPS、RISC-V等，按照指令集分为CISC和RISC两种。不同的架构应用场合不同，下文具体说一说。

Grit_Wang·2023-06-06 22:03

CPU 架构（x86/ARM）简介

CPU架构通过指令集的方式一般可分为复杂指令集（CISC）和精简指令集（RISC）两类，CISC主要是x86架构，RISC主要是ARM架构，还有MIPS、RISC-V、PowerPC等架构。

极客点儿·2023-06-06 22:59

2020.10.25 RISC-V --PLIC平台级中断控制器

PLIC介绍：《手把手教你设计CPU——RISC-V处理器篇》第13章，附录CPLICchisel代码：Rocketchip代码，https://github.com/chipsalliance/rocket-chip

Kang.lee·2023-04-20 20:32

第4课虚拟内存

xv6使用RISC-V的分页硬件来实现地址空间。

橡树人·2023-04-18 23:34

openEuler RISC-V 23.03 创新版本亮相：全面提升硬件兼容性和桌面体验

openEulerRISC-VSIG作为openEuler系统在RISC-V架构上的维护组织，主要致力于openEuler在RISC-V软硬件方面的适配，一直跟随openEuler版本节奏提供openEuler

·2023-04-18 22:28

从RISC到RISC-V

身处电子行业或电子类的学生对RISC-V不太陌生，这个词在2018年可谓是霸占了大量的篇幅啊。

磕盐路上的碎话·2023-04-18 20:51

RISC-V学习笔记【存储器与总线】

存储器架构存储器架构简介虽然这部分的内容是存储器，但是因为蜂鸟的原书将BIU总线放到了存储器架构部分的后面，考虑到两者关系还是比较密切的，这里就把存储器架构和总线协议放在一起，个人认为这样更便于理解蜂鸟E203的处理器中没有配备缓存，处理器外则分别配备了ITCM和DTCM用于存储指令和数据虽然在常见的PC的CPU大都配备了缓存，甚至有一二三级不同缓存用来提高内核执行效率，但实际上大部分的低功耗中低

内鬼·2023-04-18 18:14

从零开始的RISCV架构CPU设计（2）-CISC与RISC

设计（1）-CPU开源资料说明文章目录系列文章目录前言一、什么是CISC二、什么是RISC三、CISC与RISC3.1指令集实现架构3.2指令长度3.3访存与寻址3.4指令周期3.5编译器本节总结四、RISC-V

PPRAM·2023-04-18 18:41

从零开始的RISCV架构CPU设计（1）-CPU开源资料说明

文章目录前言一、开源资料说明二、飞V软核特点三、飞V核心SOC架构四、开发环境4.1程序烧录4.2软核参数配置说明五、写在最后前言最近学习了RISC-V架构的CPU设计，然后根据经典的五级流水线架构在

PPRAM·2023-04-18 18:39

从程序员的角度来考虑cache 以ARMv8 cache 为例

ARMv7ARMv8架构定义了cache,并且给了我们一些操作方法RISC-V架构使用了cache,但是没给Cachemaintenanceoperations我们这里只讲述arm架构下的cache,有很多概念是

__pop_·2023-04-18 16:03

RISC-V指令集

其中有一个通过硬件设置的值恒为0的x0寄存器注：RISC-V的32个寄存器x0～x31是用0～31这些数字来表示。

点灯大师～·2023-04-18 14:05

互联网摸鱼日报（2023-04-18）

又一ChatGPT平替诞生，训练成本8.5万美元中国开源生态图谱2023在RISC-V中开发Java是一种什么体验？

每日摸鱼大王·2023-04-18 13:10

计算机体系结构-体系结构基础与流水线原理

计算机体系结构：体系结构基础与流水线原理计算机体系结构：量化设计与分析一书以RISC-V为例介绍计算机体系结构。本文为第一部分，介绍体系结构的基本知识和流水线原理。

A橙_·2023-04-18 05:26

FPGA 串口中断_基于FPGA的轻量级RISCV SoC

项目来源：2019年第三届全国大学生FPGA创新设计竞赛一、设计概述1.1设计目的随着以RISC-V(RISC,精简指令集计算机;V表示为第五代)为代表的新型开源ISA(instructionsetarchitecture

weixin_39517241·2023-04-17 02:40

七、RISC-V SoC内核——总线代码讲解

上一篇博文中注释了通用寄存器reg.v模块，现在来介绍总线模块rib.v：另外，在最后一个章节中会上传额外添加详细注释的工程代码，完全开源，如有需要可自行下载。（这个RIB总线协议为工程原作者自定义的总线协议）目录0RISC-VSoC注解系列文章目录1.rib.v功能2.rib总线接口注解3.总线工作机制3.1.总线仲裁机制3.2.主设备选择访问从设备4.对RIB总线的理解参考：0RISC-VSo

小汪的IC自习室·2023-04-17 02:10

RISC-V SoC设计—SRAM定制

超低功耗、小面积RISC-VCPU需要ILMSRAM、DLMSRAM。本SoC设计指标：ILMSRAM：64KB，LD/ST指令可访问，即可作为datasram。DLMSRAM：256KB+64KB共计384KBSRAMMemoryCompiler定制采用Artisan公司提供的MemoryCompiler定制如下numberofwords：RAM深度numberofbits：RAM宽度Libra

杰出的胡兵·2023-04-17 02:40

fpga risc-v

/blog.csdn.net/weixin_45459370/article/details/113849978FPGA学习日志坚持每天写总结2021.2.18Risc-V学习FPGA学习日志前言一、RISC-V

jack_201316888·2023-04-17 02:10

基于RISC-V指令集的CPU设计和FPGA实现（一）

概述实现该32位CPU为哈尔滨工业大学（深圳）大二小学期的实验，基于RISC-V的指令集架构和Xilinx开发板（XC7A100T-1FGG484C）开发的FPGA处理器。

巴浪·高斯·2023-04-17 01:35

基于RISC-V指令集的CPU设计和FPGA实现（三）

CPU设计首先参考黑书的CPU（64位）设计：其将指令的获取和执行分为：取值IF、译码ID、执行EX、访存MEM、写回WB五个阶段，虽然这些分层更多是为了流水线的实现做准备，但是了解这些并且按照分模块的思想有助于代码的编写的功能的实现（当时一气呵成后除了数码管管脚写反外基本没出什么错误）在黑书中是循序渐进的引出这些器件和这个架构的，这里限于篇幅就直接将所有部件和结构阐述出来。CPU主要构件CPU的

巴浪·高斯·2023-04-17 01:35

数字IC前端面试问题总结

设计工程师,数字IC技能拓展,基于SoC的卷积神经网络车牌识别系统设计领域博主2、小汪的IC自习室(3条消息)小汪的IC自习室的博客_CSDN博客-数字IC设计,SystemVerilog&IC验证,RISC-V

大雄大熊a·2023-04-16 17:07

python模拟器截图_使用Python实现RISCV模拟器（一）

不用花几百块钱买开发板，也不需要折腾复杂的官方模拟器，只需要有Python就可以进行RISC-V的开发了=================================================

weixin_39623805·2023-04-16 13:34

RISC-V 简介（2）RISC-V指令集的特点及分类

作者：IC知识库Yvonne1.RISC-V指令集特点上一篇RISC-V简介（1）RISC-V的由来对RISC-V发展的背景进行了描述，通过与CISC架构的比较，以及与其他RISC架构的比较，将RISC-V

智芯融小智·2023-04-16 06:50

RISC-V架构对比x86、ARM

RISC－V是一种指令集，一般被念做：riskfive。V，即罗马数字5。该指令集是RISC系列指令集的第五代产品。RISC－V是一种基于“精简指令集（RISC）”原则的开源指令集架构。

___波子 Pro Max.·2023-04-16 06:17

risc-v处理器设计

RISC-VCPU设计-绪论及单周期CPU设计绪论第一章：单周期CPU设计①：pc_reg②：IF阶段③：ID阶段③：EX阶段④：MEM阶段⑤：WB阶段结语绪论为了更好的学习和理解RISC-V处理器设计

更好更圆的月·2023-04-16 06:16

Risc-v 技术架构

RISC-V（ReducedInstructionSetComputing-Five）是一种基于精简指令集计算（RISC）架构的开放式指令集（ISA），可以用于设计和实现处理器芯片和计算机体系结构。

ATAOL·2023-04-16 06:11

RISC-V架构的开源处理器分析

摘要：RISC-V架构本身面积小、性能较高，最为关键的是这一架构本身功耗较低且作为全新的开源精简指令集，无论是技术还是产品都得到了迅速的发展，效果突出。

火点宝贝·2023-04-16 06:10

18｜RISC-V指令精讲（三）：跳转指令实现与调试

18｜RISC-V指令精讲（三）：跳转指令实现与调试你好，我是LMOS。在第五节课，我们曾经提到RV32I有两种跳转指令，即无条件跳转指令和有条件的跳转指令。

sucaiwa·2023-04-16 02:59

RISC-V平台的汇编指令解析

csrra0,0xF14//把0xF14的值读入到a0中andia1,a0,0x1f//把a0和0x1F按位与运算后存储到a1中srlia0,a0,5//将高位移动到低位,覆盖a0(SLLI是逻辑左移(0被移入低位);SRLI是逻辑右移(0被移入高位);SRAI是算术右移(原来的符号位被复制到空出的高位中))lia2,ARCHI_FC_CID//将ARCHI_FC_CID的低6位取出写入到a2中(

蜗牛2020·2023-04-16 02:56

risc架构处理器的分支指令类型？

risc-v架构中的jal（jumpandlink）指令便属于无条件直接跳转指令。例如：在“jalx5，o

狮子座硅农（Leo ICer）·2023-04-16 02:24

2021极术通讯-处理器“三国鼎立”：从CPU、GPU到DPU

芯方向•从GPU谈异构，这是ARM处理器架构师的趣谈一个专业ARM处理器架构师从AI与HPC的Flops/byte差异，RISC-V根本的实质是一个DSA扩展的平台及异构编程框架来聊聊

极术社区·2023-04-15 20:21

第三章页表

3.1页表硬件提醒一下，RISC-V指令集（包括用户和内核）

merore·2023-04-15 02:47

RISC-V入门（基础概念+汇编部分）基于汪辰老师的视频笔记

RISC-V入门[完结]循序渐进，学习开发一个RISC-V上的操作系统-汪辰-2021春RISC-V部分作业答案参考RISC-VISA基本介绍历史简介自由（Free）与开放（Open）RISC-V念作“

嵌入一下？·2023-04-14 19:45

在 RISC-V Linux 内核中添加模块

在RISC-VLinux内核中添加模块flyfish本例以添加helloworld字符设备为例一源码配置1源码源码文件helloworld.c拷贝到drivers/char目录中源码主要是输出Helloworldinit2Kconfig打开drivers/char目录下的Kconfig文件在endmenu之前加上configHELLOWORLDtristate"HELLOWORLDdriverto

西西弗Sisyphus·2023-04-14 19:40

【RISC-V】riscv-tools的编译安装

文章目录前言一、操作步骤下载安装riscv-tools并安装其依赖二、测试安装是否成功前言本系列想利用gem5模拟器进行全系统模拟RISC-V，并进行系统的设计空间探索。

是dalu呀·2023-04-14 05:05

【RISC-V】riscv-gnu-toolchain的编译安装（含源码）

操作步骤首先下载riscv-gnu-toolchain然后配置环境（安装依赖）再编译安装riscv-gnu-toolchain最后添加环境变量（才能在任何路径下使用该应用/软件）二、测试安装是否成功前言RISC-V

是dalu呀·2023-04-14 05:34

risc-v 编译 linux,linux - 如何为RISC-V编译Linux Kernel 4.20 - 堆栈内存溢出

这可能没有用，因为您使用了目标riscv-defconfig而不是defconfig-请参阅ChrisStratton在评论中的暗示。ls-larch/riscv/configs/total4-rw-rw-r--1useruser1641Mar511:59defconfig此后的命令集能够使用Bootlin'流行边缘'工具为riscv构建一个4.20.14内核：wgethttps://toolch

weixin_39604092·2023-04-14 05:32

linux 怎么编译.v,学习第一步：RISC-V GCC工具链编译安装~

原标题：学习第一步：RISC-VGCC工具链编译安装~RISC-VGCC工具链编译安装要学习riscv架构，首先第一步，要搞定riscv的gcc交叉编译器。下面就对riscv的gcc交叉编译器，进行详细的介绍。riscvgcc工具下载Riscv的gcc交叉编译器，以开源的方式托管在github上。链接如下：https://github.com/riscv/riscv-gnu-toolchain该仓

药创汇·研学院PharMedClub·2023-04-14 05:01

RISC-V GNU Toolchain及交叉编译

交叉编译想要理解riscvgnuToolchain的作用，首先要了解交叉编译的概念。我们平时常见的架构有Intel的X86架构、龙芯处理器的MIPS架构、苹果A系列处理器的ARM架构等。交叉编译这个概念的出现和流行是和嵌入式系统的广泛发展同步的。我们常用的计算机软件，都需要通过编译的方式，把使用高级计算机语言编写的代码（比如C代码）编译（compile）成计算机可以识别和执行的二进制代码。比如，我

人造人三号·2023-04-14 05:27

Ubuntu RISC-V 编译环境搭建芯来RISCV Nuclei GNU Tool chain

一、操作步骤下载地址https://www.nucleisys.com/download.php我的电脑是ubuntu20.04下载NucleiGNUToolchainubuntux86-64版本解压缩tarjxvfnuclei_riscv_newlibc_prebuilt_linux64_2022.08.tar.bz2然后要设置一下环境变量才能在任何路径下使用该应用/软件这个下载的工具链压缩包解

lwwaixuexi·2023-04-14 05:56

RISC-V Linux kernel debug 环境搭建

目录一、目的二、准备工作①BuildNinja②Buildriscv-gnu-compilertoolchainanddebuggdb③命令行安装gcc-riscv64-linux-gnu-三、BuildQemu四、Buildopensbi五、BuildBusybox六、BuildLinuxKernel一、目的搭建qemu-gdbrisc-v64linuxkernel的调试环境。二、准备工作Bui

修川地藏·2023-04-14 05:56

QEMU 上运行 RISC-V Linux 内核

QEMU上运行RISC-VLinux内核最近这段时间我在研究RISC-V内核。作为计划的开始，首先要将它运行起来。配置过程有点复杂，在此做详细介绍。

df12138·2023-04-14 05:25

基于Ubuntu的RISC-V工具链编译步骤

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录背景1、先下载源码2、更新submodule3.执行编译选项总结背景最近在ubuntu的虚拟机里编译RiscV的项目，需要使用RiscV的交叉编译工具，所以去网上搜索了一些具体的使用方法，编译的具体步骤是很简单的，但是由于github上的源都在国外，所以在更新submodule的时候往往会卡死，或者超时错误等等，在这里耗费了几

北冥有鱼236·2023-04-14 05:53

手把手教你在优麒麟上搭建 RISC-V 交叉编译环境

由于RISC-V设备价格昂贵、不易采购等诸多原因，许多小伙伴虽然很感兴趣，但仍无法参与RISC-V开发工作，今天就教大家如何在优麒麟上搭建RISC-V交叉编译环境，快学起来吧！

优麒麟·2023-04-14 05:52

搭建 risc-v 编译环境

一、获取编译器源码1、资源https://github.com/riscv-collab/riscv-gnu-toolchain国内的镜像地址：https://gitee.com/mirrors/riscv-gnu-toolchain.git几个riscv-*子模块的gitee镜像地址：Submodule'riscv-binutils'(https://gitee.com/mirrors/risc

lqonlylove·2023-04-14 05:51

RISC-V Linux 编译设备树

RISC-VLinux编译设备树flyfish设备树是一种描述硬件资源的数据结构引入设备树的主要目的曾经Linux内核中夹杂着大量的设备信息，影响Linux驱动开发效率，因为外部设备发生任何改动，需要重新编写和编译驱动代码。现在设备驱动程序和设备信息分离，使得内核和硬件资源描述相对独立。设备树的组成1是dts设备树描述文件，存储在内核的/arch/riscv/boot/dts目录中。对于项目中使用

西西弗Sisyphus·2023-04-14 05:19

RISC-V入门笔记（新手必看！）

目录什么是RISC-VRISC-V发展RISC-V指令集RISC-V特权架构RISC-V通用寄存器RISC-VCSR寄存器M模式CSR寄存器S模式CSR寄存器总结笔者学习RISC-V架构有一段时间了，总结了一下入门

嵌入式Linux充电站·2023-04-14 02:20

又一家中国企业加入RISC-V，中国力推之下必将打破ARM的垄断

近日消息指腾讯已正式加入RISC-V，并且是以高级别的高级会员加入，显示出腾讯开发RISC-V架构芯片的决心，这显示出中国芯片行业正齐心协力发展RISC-V架构，将打破ARM的垄断。

柏颖漫谈·2023-04-13 10:58

推荐频道

risc-v