uvm

UVM自学笔记3——项目之三——从零开始搭建ahb_sramc验证平台

创建如下所示的目录结构：2.在tb的文件下：顶层的testbench如下：在tb中，第24行的代码将uvm宏相关的内容include进来，第26行的代码把uvm_pkg包导入进来，然后将agent相关的包
IC_SH·2023-04-04 18:40

【从零开始学习 UVM】3.5、UVM TestBench架构 —— UVM Sequencer [uvm_sequencer]

建议扩展uvm_sequencer基类，因为它包含了允许sequence与driver通信所需的所有功能。基类是由可以被sequencer处理的requset和responseitem类型参数化的。
ReRrain·2023-04-04 18:31

UVM——sequence & item

此处sequence泛指uvm_sequence_item类，item泛指uvm_sequence_item类。
沃.兹基.契德·2023-04-03 13:02

UVM入门与进阶学习笔记14——sequence和item

目录SequenceItemItem和Sequence的关系FlatSequenceHierarchicalSequencesequence指的是uvm_sequence类，而item指的是uvm_sequence_item
菜鸡想要飞·2023-04-03 13:31

UVM入门与进阶学习笔记15——sequencer和driver

目录端口和方法事务传输过程分析（重点）通信时序driver同sequencer之间的TLM通信采取get模式，即由driver发起请求，从sequencer一端获得item，再由sequencer将其传递至driver。作为driver，永远停不下来，只要它可以从sequencer获取item，它就一直工作。sequencer和item只应该在合适的时间点产生需要的数据，怎么处理数据则由drive
菜鸡想要飞·2023-04-03 13:31

UVM入门与进阶学习笔记17——寄存器模型（2）

目录寄存器模型集成总线UVC的实现总线UVC解析MCDF寄存器设计代码Adapter的实现Adapter的集成访问方式前门访问后门访问前门与后门的比较前门与后门的混合应用寄存器模型集成总线UVC的实现MCDF访问寄存器的总线接口时序较为简单。控制寄存器接口上首先需要在每个时钟解析cmd。cmd为写指令时，需要把数据cmd_data_in写入到cmd_addr对应的寄存器中。cmd为读指令时，需要从
菜鸡想要飞·2023-04-03 13:31

UVM入门与进阶学习笔记2——核心基类

目录uvm_object域的自动化copy和clone的区别比较（compare）打印（print）打包和解包（pack&unpack）uvm_objectUVM世界的类都是从uvm_void根类继承，
菜鸡想要飞·2023-04-03 13:01

UVM实战 卷I学习笔记5——UVM基础（1）uvm_component与uvm_object

目录uvm_component派生自uvm_object常用的派生自uvm_object的类常用的派生自uvm_component的类与uvm_object相关的宏与uvm_component相关的宏uvm_component
菜鸡想要飞·2023-04-03 13:00

UVM实战 卷I学习笔记5——UVM基础（3）field automation机制

机制相关的宏*fieldautomation机制的常用函数fieldautomation机制中标志位的使用*fieldautomation中宏与if的结合fieldautomation机制相关的宏最简单的uvm_field
菜鸡想要飞·2023-04-03 13:30

【UVM基础】3、核心基类和机制

核心基类uvm_objectUVM中所有的类都是从一个uvm_void类中继承过来的，这类没有任何的方法和变量，只是一个虚类，等待着他的子类去开发他。
Thomas-w·2023-04-03 13:57

uvm_primer ch21 uvm transaction/copy/clone/get_type

uvm_primerch21uvmtransactionMOOCOWclone_me函数transaction重写get_type()typedef在driver中常用clonecopy（）、clone
黄埔数据分析·2023-04-03 13:57

uvm类库搜索_如何从零开始构建一个可用的UVM验证平台

上一节图片中说明了uvm平台中的各个组件以及其基本功能。这些组件相互连接构成了整个平台，那对于这些由类例化来的组件，我们是否需要完整的开发他们的全部功能呢？
蒋寻·2023-04-03 13:26

《UVM实战》学习笔记——第三章UVM基础

文章目录前言一、uvm_component两大特性二、常用派生自uvm_object的类二、常用派生自uvm_component的类三、相关的宏四、树形层次结构获取函数五、field_automation
_lalla·2023-04-03 12:48

Sequence和Item

一、概述sequence指的是uvm_sequence类，而item指的是uvm_sequence_item类。
煎丶包·2023-04-03 12:47

（2）UVM基础之核心基类和组件家族

核心基类和组件家族核心基类uvm_component与uvm_object常用派生自uvm_object的类常用派生自uvm_component的类与uvm_object相关的宏与uvm_component
数字ic攻城狮·2023-04-03 12:47

数字验证学习笔记——UVM学习3 核心基类

一、核心基类UVM世界中的类最初都是从一个uvm_void根类（rootclass）继承来的，而实际上这个类并没有成员变量和方法。
海纳百川13·2023-04-03 12:16

UVM学习整理——UVM整体介绍

目录一、典型UVM验证平台介绍1.1典型UVM验证平台的主要组成和基本功能1.2UVM类库地图1.3UVM常用类的继承关系一、典型UVM验证平台介绍1.1典型UVM验证平台的主要组成和基本功能driver
Like_ai·2023-04-03 12:34

uvm中的clone是怎么一回事

在uvm中，我们经常使用clone()来拷贝对象的一个副本，clone()会将对象复制一份，并返回这个复制版本的句柄。
kevindas·2023-04-03 12:31

UVM基础知识——各组件

一、UVM框架1.UVM是一个以SystemVerilog类库为主体的验证平台开发框架。也就是基于SV语言写的用于验证的代码库和对应的验证规范。
Flying_Bird089·2023-04-03 12:49

【从零开始学习 UVM】2.5、UVM 基础功能 —— UVM Object Copy/Clone

uvm_object有许多常见的函数，如print、copy和compare，这些函数对所有子类都可用，并且如果在类定义中使用UVM自动化宏，则可以直接使用。
ReRrain·2023-04-03 12:09

搭建一个UVM环境(一) 基本验证环境

interfaceuvm里面interface与systemverilog的是一样的，在这里就不做介绍；interfaceadder_if#(parameterDA_WID=10)(inputclk)logic[DA_WID-1:0]data_a;logic[DA_WID-1:0]data_b;endinterfacetransactionuvm里面的transaction与systemveril
小胖子果果·2023-04-03 11:06

IC芯片验证 - 手把手教你搭建UVM验证环境

这是一个UVM的demo项目:做一个包含绝大部分组件的uvm(sequencer,driver,monitor,agent,scoreboard,model),验证一个同向放大器的dut,主要验证点是(
陈君豪·2023-04-03 11:53

UVM入门-lab5

lab5知识点寄存器：是模块之间相互交流的窗口，硬件的各个功能可以通过由处理器配置功能以及访问状态，与处理器之间的通话是通过寄存器的读写来实现的。寄存器按照地址索引的关系是按字word（32bits）对齐的，寄存器有多个域，每个域的属性可以不相同，reserved域表示该域所包含的比特位暂时保留以作日后的功能扩展所用，对保留域的读写不起任何作用。一个寄存器可以由多个域构成，而多个域可以包含多个比特
Hsykl·2023-04-03 11:10

【UVM实战练习项目】4、UVM验证环境基本框架搭建（实例三）

实例三相对于实例二有以下变化：在packet_sequence中引入了变量，这些变量可被顶层配置，从而实现对发包数量的控制；增补了reset_sequence，可调用factory用于覆盖，提高代码的可重用性；增补了reset_agent，在reset_agent中将reset_sequencer例化，注意数据包参数变化reset_tr，生产新型数据，提高重用性；在router_env中例化res
ReRrain·2023-04-03 11:28

UVM——sequence library

sequencelibrary本质是一个sequence，包含了一组在其内部注册了的sequence类型，可通过对其进行配置，创建并执行一系列的sequence、sequence_item。向sequencelibrary永久注册sequence首先创建sequencelibrary类classmy_sequence_libextendsuvm_sequence_library#(my_trans
weixin_45704530·2023-03-31 07:36

uvm_sequence_port介绍

在验证环境中通常使用uvm_sequence机制实现激励的发送。
weixin_39662684·2023-03-31 07:29

uvm_sequence_library

编写测试用例时，针对不同的场景构造不同的sequence.功能测试稳定后，可以将不同的测试场景组合起来构造新的测试场景，在这里将可以用到uvm_sequence_library.1.uvm_sequence_library
weixin_39662684·2023-03-31 07:29

【UVM基础】5、sequence、sequencer、item、driver

主要是了解sequenceitem、sequence、sequencer、driver的作用，以及之间是怎么相互联系的。在上面这张图中，sequence会产生不同目标数量的sequenceitem对象，不同主要依托于SV的随机化，是的每个sequenceitem的数据内容都不同；产生的sequenceitem经过sequencer在流向driver，driver对得到的每个sequenceitem
Thomas-w·2023-03-31 07:59

uvm_reg_sequence——寄存器模型（六）

寄存器模型uvm_reg_sequence是UVM自带所有registersequence的基类。
weixin_34221773·2023-03-31 07:58

uvm_config_db传递的参数类型统计

文章目录前言0、uvm_config_db和uvm_resource_db介绍1、传递整数类型（int）2、传递字符串类型（string）3、传递接口类型（interface）4、传递枚举类型（enum
hh199203·2023-03-31 06:34

管理多个sequence的执行方法：top_sequence

、top_sequence3、top_sequencer4、top_sequence的执行5、top_sequence实现sequence之间的同步6、top_sequence的应用实例演示总结前言在UVM
hh199203·2023-03-31 06:34

uvm_event和uvm_event_pool

文章目录前言1、uvm_event2、uvm_event_pool总结前言1、uvm_eventuvm_event类有两种不同的操作模式：边沿敏感和电平敏感。
hh199203·2023-03-31 06:34

uvm_reg中test sequence 之 uvm_reg_bit_bash_seq

https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.1a/html/files/reg/sequences
cy413026·2023-03-31 06:29

UVM中seq.start()和default_sequence执行顺序

1.问题假如用以下两种方式启动sequence，方法1用sequence的start()方法启动seq1，方法2用UVM的default_sequence机制启动seq2。
谷公子的备忘录·2023-03-31 06:51

uvm_transaction,uvm_sequence

1.uvm_transaction1.在uvm环境中，所有组件之间的通信都是通过transaction类型连通；2.是UVM中事务的基本类，继承uvm_object的所有方法外，增加了timing和recording
BarFin·2023-03-31 06:50

UVM中set/get_config_int/string/object与uvm_cofig_int/string/object的使用

set_config与get_configget_config_int这种写法最初来自OVM中，UVM继承了这种写法，并在此基础上发展出了config_db。
Alfred.HOO·2023-03-31 06:19

UVM中uvm_sequence的方法总结

类声明virtualclassuvm_sequence#(typeREQ=uvm_sequence_item,typeRSP=REQ)extendsuvm_sequence_base变量变量说明rsp此
Alfred.HOO·2023-03-31 06:49

UVM中uvm_sequencer的方法总结

类声明classuvm_sequencer#(typeREQ=uvm_sequence_item,RSP=REQ)extendsuvm_sequencer_param_base#(REQ,RSP)|new
Alfred.HOO·2023-03-31 06:49

UVM中uvm_sequence_item类的identification方法总结

identificationdescriptionget_sequence_id私有set_item_context对sequenceitem设置sequence和sequencer的执行上下文set_use_sequence_info/get_use_sequence_info这些方法用于set和getuse_sequence_info位的状态。set_id_info将sequence_id和t
Alfred.HOO·2023-03-31 06:48

UVM设计模式 ( 四 ) 模板模式、策略模式、default_sequence、uvm_callback

.上一篇介绍了结构型设计模式：单例模式和工厂模式，接下来介绍行为型设计模式在UVM中的应用。
Holden_Liu·2023-03-31 06:47

UVM uvm_sequence_library的add_typewide_sequence和add_sequence的区别

我们在用uvm_sequence_library的时候，会遇到三种方式往uvm_sequence_library添加sequence，分别是：functionvoidadd_sequence(uvm_object_wrapperseq_type
谷公子的备忘录·2023-03-31 06:40

UVM实战 卷I学习笔记1——简单的UVM验证平台：只有driver

目录验证平台的组成最简单的验证平台——只有driverUVM如何搭建driver：加入factory机制加入objection机制加入virtualinterface个人《UVM实战卷I》学习随手笔记，
菜鸡想要飞·2023-03-31 04:06

UVM基础-组件（driver、monitor、agent...）

目录UVM组件uvm_driver定义一个driveruvm_monitor执行的工作uvm_sequenceruvm_agentscoreboarduvm_envuvm_testUVM结构总结※uvm_component
不吃葱的酸菜鱼·2023-03-31 04:28

（3）UVM验证平台搭建之driver

年轻人的第一个UVM验证平台搭建之driver最初版本引入factory机制、objection机制和vitualinterface之后最初版本`ifndefMY_DRIVER__SV`defineMY_DRIVER
数字ic攻城狮·2023-03-31 03:52

UVM实战CH2:02 只有driver的简单验证平台

只有driver的简单验证平台代码分析DUTDUT功能：通过rxd接收数据，再通过txd发送出去；rx_dv是接收的数据有效指示，tx_en是发送的数据有效指示moduledut(clk,rst_n,rxd,rx_dv,txd,tx_en);inputclk;inputrst_n;input[7:0]rxd;inputrx_dv;output[7:0]txd;outputtx_en;reg[7:0
m0_52174404·2023-03-31 03:44

【从零开始学习 UVM】3.4、UVM TestBench架构 —— UVM Driver [uvm_driver]

创建UVM驱动程序的步骤UVMDriver——Sequencer握手机制driver/sequencerAPI方法如何使用？UVMDriverExample其他细节什么是driver？
ReRrain·2023-03-31 03:18

seq&&seqr&&driver源码分析

在UVM的框架中，我们经常看到sequence的body()函数中，经常有`uvm_do这个宏，其实这个宏里面就包含了跟driver的交互所有细节，本章节就从uvm_do说起。
li_li_li_1202·2023-03-28 18:29

【芯片前端】一文搞定|寄存器组织生成与uvm ral_model环境全流程

前言本文以组织一个系统（或模块）寄存器为例，进行寄存器与ral生成相关的全流程展示。内容包括如下几个部分：寄存器文档组织描述文件与辅助RTL代码结构ralf/ral/rtl文件代码结构UVMRAL访问环境组织寄存器文档组织在windows路径下组织寄存器文档，格式为excel表格。文档命名需要与系统名保持一致，如本次demo的模块名为REG_PRJ，因此表格命名为REG_PRJ.xlsx。表格内分
尼德兰的喵·2023-03-17 10:11

一名IC验证工程师的成长路径是怎么样的？来听听工程师的见解

IC验证这个岗位对于非科班的学生是比较友好的，因为验证需要具备的技能UVM，SV，C++等，非科班和科班的差距不会拉开太大。因其岗位需求量巨大而格外受到了大家的青睐，甚至成为不少学生的转行首选。
IC修真院·2023-03-16 07:39

2 UVM 环境搭建

一，首先安装VCS和VERDIVCS和VERDI下载与安装教程二，我建议在自己的工作目录下面创建一个环境配置文件夹"_env",然后建立我的csh配置文件#sethomesetenvVERDI_HOME'/tool/cbar/apps/verdi/2018.03-SP1'setenvVCS_HOME'/tool/cbar/apps/vcs/2018.03-SP2-1'setenvWORK_HOME
嬉笑的皮皮虾·2023-03-14 22:53
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他