E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
uvm
System Verilog验证第十一章笔记 - 完整的验证平台
SystemVerilog和
UVM
搭建验证平台机制分析用SystemVerilog搭建完整的验证环境，核心在于运用回调函数和蓝图模式，可以说是callback机制和blueprint机制。
endkillerym
·
2020-09-13 17:30
芯片验证
[
UVM
]RAL Test中VMM类型转换到
UVM
类型的脚本
RALTest中VMM类型转换到
UVM
类型的脚本前言：本文主要介绍IMMRegisterType向
UVM
转换的方法，可以用脚本实现。
gsithxy
·
2020-09-12 19:16
Perl
centos7安装cuda-8.0报错modprobe: FATAL: Module nvidia-
uvm
not found.
centos7上cuda-8.0驱动安装失败的解决方案曾几何时，在centos7机器上插NVIDIATitanX的卡，按官网教程(https://developer.nvidia.com/cuda-downloads)一键安装cuda-8.0一切顺利InstallationInstructions:`sudorpm-icuda-repo-rhel7-8-0-local-8.0.44-1.x86_6
yijuan_hw
·
2020-09-12 08:10
高性能计算
IEEE验证相关规范
1、验证所需的相关规范：systemverilog,systemC,
UVM
,SDF,UPF,IP-XACT2、网址systemverilog网址：https://ieeexplore.ieee.org/
Grady-Wang
·
2020-09-11 11:03
IC验证
FPGA设计—
UVM
验证篇(1) Hello world
——题外话这里就不赘述
UVM
为何物了，做了半年多的FPGA设计验证工作，按需求一直是用VHDL编写测试程序，最近看了几天
UVM
验证方法学的书，感觉这是一种很好的验证工具，现在开始
UVM
的学习，于是准备用
wyf100
·
2020-08-25 00:39
FPGA开发
UVM
callback源码分析——callbacks
uvm
的callback必须是提供者有预见性的留一些方法在function前后，这样在使用的时候，进行遍历调度即可设计者，需要从
uvm
_callback定义一个基类，只定义function原型，定义一个
ahr7882
·
2020-08-23 23:53
Windows安装数字芯片
UVM
验证环境开发（使用questasim_10.6c 搭配Win-10 64bit） 以及结合Gitbash和Makefile的使用
1.软件安装（1）下载安装questasim_10.6c；questasim10.6c下载地址：链接：https://pan.baidu.com/s/1Dl_X2lVWv8gz9s_i0KPj2w提取码：qd1h安装：关闭win10杀毒软件和防火墙，双击安装包中questasim-win64-10.6c.exe进行安装，安装路径自选，安装路径最好不要有中文字体，一路默认安装完即可，安装完不要打开软
lynn_333
·
2020-08-23 00:47
UVM数字芯片验证
linux
windows
基于
UVM
的UART验证环境
今天偶然在群里看到有人分享了MentorGraphics提供的一个UART的
UVM
验证环境代码，包含了
UVM
的基本使用以及进阶的
UVM
寄存器模型。这里也分享给大家。
空白MAX
·
2020-08-21 20:17
VerilogHDL常用的仿真知识
现在验证大多是基于
UVM
平台写的systemverilog，然而我并不会sv，不过我会使用verilog进行简单的验证，其实也就是所谓的仿真。这里就来记录一下一些验证的基础吧。
weixin_34377919
·
2020-08-16 21:02
UVM
---开篇
工作之余，发现一本不错的介绍
UVM
的书，翻译一下，来一下提高自己；
UVM
-UniversalVerificationMethodogy，规定了详细的验证策略，目的是提高验证效率和验证的充分。
mikiah
·
2020-08-16 19:26
UVM
基于LXC的GPU服务器搭建
目录前言需求为啥用LXCLXC的宿主机配置安装基础配置配置ZFS配置LXD新建容器显卡资源配置共享目录挂载nvidia-
uvm
端口转发进入容器内部容器内部配置显卡驱动安装SSH配置个人配置使用ssh连接
沧海青岚
·
2020-08-16 09:42
IT技能树系列
搭建多人共用的GPU服务器
背景需求调研安装配置配置LXD配置网桥新建容器安装驱动配置显卡共享目录nvidia-
uvm
桌面环境CUDA与cuDNN其他总结参考背景目前实验室GPU使用情况是：大部分同学的配有单台1080/TITANXp
wangke0809
·
2020-08-16 08:45
ML&DL
Ubuntu 18.04 安装CUDA10.0
提示AnNVIDIAkernelmodule'nvidia-
uvm
'appearstoalread
w55100
·
2020-08-16 02:09
python
【数字IC前端】
UVM
常见问题系列
附：IC面试常考题以下内容搬运自数字芯片实验室公众号，安利一波良心博主（本人已为知识付费，只是搬运学习用作整理，希望大家也去付费支持一波）原博文链接1、什么是
UVM
？它的优势是什么？
礼茶的贤
·
2020-08-16 02:26
数字IC验证
IC面试题
面试环节：由于大多公司并未基于验证出笔试题，所以对IC验证工程师而言，在面试阶段会更多涉及一些SV与
UVM
相关的思想与应用。
强迫症高级患者
·
2020-08-16 00:55
systemverilog OOP 单例模式 Singleton object
UVM
_TOP
UVM
源码中有使用到singletonobject,即单实例。比如class：
uvm
_root,有且只有一个实例。
Holden_Liu
·
2020-08-15 21:56
UVM
systemverilog
UVM
糖果爱好者教程 - 27.打印消息冗余度
UVM
具有丰富的报告功能。本文介绍如何使用冗长阈值来过滤消息。预定义的冗余度级别
UVM
预先定义了六个详细程度;
UVM
_NONE到
UVM
_DEBUG。这些级别只不过是整数枚举值（图中的括号显示值）。
XtremeDV
·
2020-08-15 17:28
system
verilog
UVM
UVM糖果爱好者教程
timescale的理解
而验证平台又一直用
UVM
，在env里面都是统一用一个timescale，避免了很多timescale引起的麻烦，所以对这一部分概念有些淡化了。
IC小白_calvin
·
2020-08-14 03:16
UVM
&
SV
note
UVM
糖果爱好者教程 - 25.使用C模型
原始记分板这是我们在
UVM
1.2中的JellyBeanTaster中使用的原始记分板。记分板检查风味，酸味和味道的组合是否符合预期（第9和10行）。
XtremeDV
·
2020-08-14 00:08
system
verilog
UVM
UVM糖果爱好者教程
关于我的
UVM
验证的第一个程序
这是我写的第一个测试首先这个程序是TPO516的RX方向的一个component我们管这个部分叫做FASRegen.它的作用就是给一个overhead被破坏掉的OTNframe重新插入正确的fas信号既f6f6f6282828,一共48bit.这个程序一共有4部分组成，分别是：fasregen_env下的fasregen_checker和otu4_data_interface;在顶层中的otu_t
xr4111
·
2020-08-13 23:54
UVM
实战验证全加器
uvm
验证全加器初学
uvm
验证方法学，试着验证了32位全加器，适合初学者做参考。
dingdinglala89
·
2020-08-13 22:15
uvm验证学习笔记
UVM
验证环境--force的一种用法
一种解决问题的办法是通过在interface中定义相应的task来实现.具体步骤如下：1.定义接口相对应的interface，将需要force的信号封装到task内；2.在testbench内例化interface，通过
uvm
weixin_39662684
·
2020-08-13 21:04
UVM
FORCE
UVM
中DPI用法简介
为了方便与C、C++等语言的交互，
uvm
中引入了DPI接口,自定义的函数需要写函数主体，然后再inport后声明和使用，验证环境中便可以像调用systemverilog中的函数一样使用这些函数。
weixin_39662684
·
2020-08-13 21:03
UVM
DPI
UART
UVM
验证平台平台搭建总结
tb_top是整个
UVM
验证平台的最顶层；tb_top中例化dut，提供时钟和复位信号，定义接口以及设置driver和monitor的virualinterface，在intial中调用run_test
weixin_34336292
·
2020-08-13 21:57
uvm
_regex——DPI在
UVM
中的实现（三）
UVM
的正则表达是在
uvm
_regex.cc和
uvm
_regex.svh中实现的，
uvm
_regex.svh实现
UVM
的正则表达式的源代码如下：`ifndefUVM_REGEX_NO_DPIimport"DPI-C"contextfunctionintuvm_re_match
weixin_34301307
·
2020-08-13 21:20
uvm
_reg_fifo——寄存器模型（十五）
当我们对寄存器register,存储器memory,都进行了建模，是时候对FIFO进行建模了
uvm
_reg_fifo毫无旁贷底承担起了这个责任，包括：set,get,update,read,write,
weixin_34218579
·
2020-08-13 21:58
uvm
_dpi——DPI在
UVM
中的实现（一）
文件：src/dpi/
uvm
_dpi.svh类:无SystemVerilogDPI，全称SystemVerilog直接编程接口（英语：SystemVerilogDirectProgrammingInterface
weixin_34162695
·
2020-08-13 21:46
uvm
_hdl——DPI在
UVM
中的实现（四）
我们可以在
uvm
中实现HDL的后门访问，具体包括的function有
uvm
_hdl_check_path，
uvm
_hdl_deposit，
uvm
_hdl_force，
uvm
_hdl_release，
uvm
_hdl_read
Vincen??
·
2020-08-13 21:27
( 转)
UVM
验证方法学之一验证平台
在现代IC设计流程中，当设计人员根据设计规格说明书完成RTL代码之后，验证人员开始验证这些代码(通常称其为DUT，DesignUnderTest)。验证工作主要保证从设计规格说明书到RTL转变的正确性，它包括但不限于以下几点：DUT的行为表现是否与设计规格说明书中的要求一致DUT是否实现了设计规格说明书中的所有功能DUT对于异常状况的反应是否与设计规格说明书中的一致DUT是否足够稳健，能够从异常状
weixin_33847182
·
2020-08-13 21:19
基于简单DUT的
UVM
验证平台的搭建（一）
最近一个月在实习公司做回归测试，对公司的
UVM
平台用的比较熟练，就想着自己做一个DUT，然后搭建一个
UVM
验证平台。
weixin_30768175
·
2020-08-13 20:37
基于
UVM
的verilog验证
Abstract本文介绍
UVM
框架，并以crc7为例进行
UVM
的验证，最后指出常见的
UVM
验证开发有哪些坑，以及怎么避免。
weixin_30619101
·
2020-08-13 20:08
UVM
系统验证基础知识0(Questasim搭建第一个
UVM
环境)
需求说明：
UVM
系统验证内容：IC设计验证来自：时间的诗原文：http://www.ibowen.net/a/toutiao/252197.html1.创建代码在QuestaSim中建立
UVM
环境，使用的
weixin_30412013
·
2020-08-13 20:31
《
UVM
实战》，一个简单实例的源代码理解
uvm
树形结构图
uvm
验证平台
uvm
启动过程源代码理解top_tbvuvm树形结构图
uvm
验证平台
uvm
启动过程源代码理解：top_tb.v`timescale1ns/1ps/**1.uvmpackage.includealluvmclassesandmacros
亓磊
·
2020-08-13 19:03
verilog
UVM
1.1 和
UVM
1.2的不同
1.先看这个网页https://www.doulos.com/knowhow/sysverilog/
uvm
/
UVM
1.0wasreleasedon28Feb2011withtheexplicitendorsementofallthemajorsimulatorvendors.SincethattimeUVMhasbecometheonlyshowintownwhenitcomestostandar
tingtang13
·
2020-08-13 19:13
UVM
UVM
：7.3.5
UVM
中后门访问操作接口
1.使用寄存器模型的后门功能，在reg_block中调用
uvm
_reg的configure函数时，设置好第三个路径：1）counter是32bit，占据2个地址，所以在寄存器模型中作为两个寄存器存在。
tingtang13
·
2020-08-13 19:13
UVM
UVM
：7.3.4
UVM
中后门访问操作的实现：DPI+VPI
systemverilog提供了DPI，读为例，在C/C++中定义如下一个函数：3.systemverilog使用如下方式将C/C++定义的函数导入：1）之后可以在systemverilog中像普通函数一样调用
uvm
_hdl_read
tingtang13
·
2020-08-13 19:13
UVM
关于芯片验证的一些感悟1
传统的通过写TB的方式来测试芯片设计功能的方式也越来越吃力，而通过
UVM
的方式来进行芯片验证已经成为业界主流的验证方式。
takeshineshiro
·
2020-08-13 19:41
uvm
uvm
_tlm_fifo的使用
1，在env里边定义一个
uvm
_tlm_fifo接口，用于ref和qlen之间的通信接口1),
uvm
_tlm_fifo#(date_structure)ref_qlen_fifo;2),new();ref_qlen_fifo
sxlwzl
·
2020-08-13 19:30
uvm
UVM
::hello_world
top.svprogramautomatictest;importuvm_pkg::*;classhello_worldextendsuvm_test;`
uvm
_component_utils(hello_world
sxlwzl
·
2020-08-13 19:30
uvm
UVM
学习笔记(1) 初识
UVM
框架
上一篇文章发出去，才发现排版好丑，发现排版确实很影响人的胃口，不过是技术笔记类的文章，不做纠结了，以后写文章再不废话了=============================割==============================验证基础真是不想多废话，选了个标题都弄了10分钟，格式好费时间，又废话了。我接触验证的时间和我上班的时间一样，到目前为止，马上到三年了，验证给我最初的印象就是帮别
swordiel
·
2020-08-13 19:24
UVM
uvm
modelsim仿真主要的脚本命令
1、示例1setUVM_DPI_HOMED:/modeltech64_10.4/
uvm
-1.1d/win64if[fileexistswork]{vdel-all}vlibworkvlog-LmtiAvm-LmtiOvm-LmtiUvm-LmtiUPFhello_world.svvsim-c-sv_lib
suixintt
·
2020-08-13 19:55
UVM
modelsim
Modelsim10.4中
UVM
验证环境的搭建
本例子中使用张强的《
UVM
实战》中的代码：example_and_
uvm
_source_code\puvm\src\ch2\section2.2\2.2.1\my_driver.svexample_and_
uvm
_source_code
sinde5
·
2020-08-13 18:28
Verification
Modelsim
UVM
验证
Verilog
RTL
【Linux】【Docker】CentOS6.9主机上Docker Ubuntu14.04系统安装CUDA问题Module nvidia-
uvm
not found
CUDA:8.0CUDNN:5.1NVIDIA:375.66这个问题真是,RLGL....感觉还是因为服务器造成的问题.花了点时间才解决掉.先是./deviceQuery遇到问题:CUDADeviceQuery(RuntimeAPI)version(CUDARTstaticlinking)modprobe:FATAL:Modulenvidia-uvmnotfound.cudaGetDeviceCo
HandsomeHans
·
2020-08-13 18:19
Linux
Docker
张强
UVM
debug
这种错误往往就是你的命令输错了，比如你实例化的句柄是tr，你输成了tf，最快的办法就是将给出的提示（一般会用双引号提示出来）进行搜索，你会发现很低级的错误，一般错误报告里面会告诉你哪些行错了这个错误就是相应的信号找不到了，需要修改某个信号找不到了，需要去追这个信号是否存在或者路劲是否更改theobjectatdereferencedepth0isbeingusedbeforeitwasconstr
love萌萌loli
·
2020-08-13 18:09
UVM
简单测试平台
一：验证平台代码DUT是一个简单的存储器。就六个信号，时钟信号clk，复位信号reset（高有效），读使能信号rd_en，写使能信号wr_en，写数据信号wdata，读数据信号rdata。对于写操作：address,wr_en和wdata在同一时钟进行驱动。对于读操作：address和rd_en在同一时钟进行驱动，系统在下一时钟出现反应。/*-----------------||addr---->
tschu_
·
2020-08-13 18:59
笔记
UVM
平台搭建
随笔：
UVM
平台.pdf(550.07KB)下载次数:852015-4-116:33下载消耗资产1信元下载支出-1信元（贴出来的东西，图片显示不了，pdf是对应的详细教程）也许平台不是很难，但是网上没有
菜鸟-求指导
·
2020-08-13 18:24
UVM
常用的机制
一个完整的
UVM
验证平台应该具有一些基本功能：产生并驱动激励，与DUV行为一致的理想参考模型reference_model（golden_model），监测并收集DUV和reference_mode的输入
菜鸟-求指导
·
2020-08-13 18:24
搭建一个人
UVM
测试平台
用
UVM
搭建一个简单的测试环境,整体环境的框架如下图。
菜鸟-求指导
·
2020-08-13 18:23
UVM
世界观之六：核心基类（下）
本文转自：http://www.eetop.cn/blog/html/28/1561828-2331500.html拷贝在之前的例码中，读者初步认识到一旦声明了域的自动化，那么自动拷贝时可以省去不少麻烦。在这里，我们额外需要讲解的是，如果域的成员类型是对象，那么在自动拷贝时，是否会对该对象的内容也全部拷贝下来呢？通过上面的数据操作方法默认类型可以看到，当拷贝对象时，默认进行的是深拷贝，即会执行co
OnePlusZero
·
2020-08-13 17:43
IC_UVM
UVM
结构篇之四（终）：构建环境的内经
如果我们将环境建立的核心要素拆解开来，那么它们可以分为下面四个部分：单元组件的自闭性递归创建通信端口连接顶层配置单元组件的自闭性自闭性指的是单元组件（例如
uvm
OnePlusZero
·
2020-08-13 17:13
IC_UVM
上一页
4
5
6
7
8
9
10
11
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他