E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
xilinx原语
【PCIE703】基于华为海思ARM的8路SDI高清视频图像处理平台(KU060+HI3531D)
PCIE703是我司自主研制的一款基于PCIE总线架构的高性能综合视频图像处理平台,该平台采用
Xilinx
的高性能KintexUltraScale系列FPGA加上华为海思的高性能视频处理器来实现。
北京青翼科技
·
2023-09-27 00:30
华为
arm开发
图像处理
2021-12-29 javascript 的垃圾回收机制
像C这样的编程语言,具有低级内存管理
原语
,如malloc()和free()。开发人员使用这些
原语
显式地对操作系统的内存进行分配和释放。
IVVY天天向上
·
2023-09-26 23:03
dropbear 交叉编译
/bin/bashexportCC=/opt/sdk/arm/arm-
xilinx
/lin/bin/arm-
xilinx
-linux-gnueabi-gccexportSTRIP=/opt/sdk/arm
洪大宇
·
2023-09-26 21:00
python
聊聊Hotspot内存屏障如何禁止指令重排
,JMM)简介III.Hotspot中的内存屏障4.示例:volatile变量在Hotspot中如何使用内存屏障5.结论6.参考文档1.引言内存屏障,也称为内存栅栏、内存栅障或内存栅栏指令,是一种同步
原语
冰点.
·
2023-09-26 19:09
JVM从入门到精通
Java并发编程系列
jvm
java
后端
高端Zynq ultrascale+使用GTH回环测试 提供2套工程源码和技术支持
这目录1、前言2、GTH高速收发器介绍GTH高速收发器结构参考时钟的选择和分配GTH发送端GTH接收端3、vivado工程详解4、上板调试验证5、福利:工程代码的获取1、前言
Xilinx
系列FPGA内置高速串行收发器
9527华安
·
2023-09-26 19:52
Zynq
菜鸟FPGA
GT
高速接口
fpga开发
GTH
高速通信
GTX
GTP
Xilinx
FPGA 7系列 GTX/GTH Transceivers (5)-- Aurora 8b10b 信号传输实战--小试牛刀
第一节:
Xilinx
FPGA7系列GTX/GTHTransceivers(1)–了解了GTX硬件的基础知识第二节:IBERTGTX--通过IbertIP测试链路通信第三节:aurora8b10bsinglelane4byte
LEEE@FPGA
·
2023-09-26 19:51
FPGA接口开发
fpga开发
GTX
Aurora8b10b
面试官:谈谈 Go sync.Cond 实现原理
大家好,我是木川一、概念Go标准库提供了Cond
原语
,sync.Cond(条件变量)是一个用于在多个goroutine之间进行同步和通信的重要工具,可以让Goroutine在满足特定条件时被阻塞和唤醒二
程序员caspar
·
2023-09-26 16:36
golang
开发语言
后端
【【萌新的SOC学习之绪论】】
萌新的SOC学习之绪论Vitis统一软件平台的前身为
Xilinx
SDK,从Vivado2019.2版本开始,
Xilinx
SDK开发环境已统一整合到全功能一体化的Vitis中。
ZxsLoves
·
2023-09-26 11:50
SOC学习
学习
fpga开发
Aurora ip核的使用详解
主要的参考文档都来源
Xilinx
官网的文档,包括PG074,PG046,UG476等,大家可以去官网自行下载。限于作者能力,如发现错误或者有建议,大家可以在评论区提出。概念首先我们需要
qq_43599976
·
2023-09-26 03:26
FPGA
嵌入式
Aurora工程搭建与代码分析
前言版本:Vivado2019.1平台:
Xilinx
ZCU102开发板官方文档:PG074背景知识工程搭建计划搭建一个1lane的自回环测试工程,可以进行自发自收。
Bigbeea
·
2023-09-26 03:25
工程实操
fpga开发
Xilinx
FPGA 7系列 GTX/GTH Transceivers (3) Aurora 8b10b
第一节:
Xilinx
FPGA7系列GTX/GTHTransceivers(1)–了解了GTX硬件的基础知识第二节:IBERTGTX--通过IbertIP测试链路通信学习官方历程aurora8b10bsinglelane4byte1
LEEE@FPGA
·
2023-09-26 03:25
FPGA接口开发
fpga开发
Aurora
8b10b
GTX
Xilinx
平台Aurora IP介绍(一)Aurora基础知识
汇总篇:
Xilinx
平台AuroraIP介绍(汇总篇)目录一、Aurora协议二、
Xilinx
平台AuroraIP介绍
子墨祭
·
2023-09-26 03:25
FPGA接口篇
fpga开发
aurora
高速接口
Xilinx
FPGA 7系列 GTX/GTH Transceivers (4) Aurora 8b10b 递增数收发验证
第一节:
Xilinx
FPGA7系列GTX/GTHTransceivers(1)–了解了GTX硬件的基础知识第二节:IBERTGTX--通过IbertIP测试链路通信第三节:aurora8b10bsinglelane4byte
LEEE@FPGA
·
2023-09-26 03:55
FPGA接口开发
fpga开发
gtx
Aurora
8b10b
HDMI设计4--HDMI 1.4/2.0 Receiver Subsystem IP
Reference:https://china.
xilinx
.com/content/dam/
xilinx
/support/documentation/ip_documentation/v_hdmi_rx_ss
被选召的孩子
·
2023-09-25 21:39
HDMI设计
fpga开发
图像处理
hdmi
【PCIE702-1】基于Kintex UltraScale系列FPGA的高性能PCIe总线数据预处理载板
PCIE702-1是一款基于PCIE总线架构的高性能数据预处理FMC载板,板卡采用
Xilinx
的高性能KintexUltraScale系列FPGA作为实时处理器,实现各个接口之间的互联。
北京青翼科技
·
2023-09-25 14:15
fpga开发
【王道操作系统】第二章 进程与线程
进程的概念2.进程的组成●PCB●程序段●数据段3.进程的特征4.进程的组织进程的组织方式5.进程的状态与转换进程的状态状态间的转换进程的组织方式(各个进程PCB的组织方式)6.进程控制基本概念相关的
原语
小易I
·
2023-09-25 11:23
王道408
其他
Xilinx
FPGA开发实用经验学习(二)
1、JTAG电路的原理与设计先说一下JTAG(JointTestActionGroup)。标准的JTAG接口是4线接口,TMS、TCK、TDI以及TDO,分别为模式选择、时钟、数据输入以及输出信号线。JTAG电路的功能模块如下图所示:JTAG接口常用于实现ISP(In-SystemProgrammable),对Flash等器件进行编程。JTAG边界扫描电路又称为BoundarySeanTest(B
海绵笨笨
·
2023-09-25 09:51
fpga
【
Xilinx
】基于MPSoC的OpenAMP实现(一)
【
Xilinx
】基于MPSoC的OpenAMP实现(一)一、开发环境1、开发思路2、下载官方bsp包二、编译Linux1、配置petalinux环境变量2、创建工程3、进入目录4、设置缓存目录(重点:可离线编译
王师傅MasterWang
·
2023-09-25 08:30
Xilinx软件开发
-Master
Wang
linux
Xilinx
mpsoc
openamp
zcu106
amd
【
Xilinx
】Spartan 7上手指南(ARTY S7开发板)
Spartan7上手指南一、安装board文件1.下载并解压板卡压缩文件2.复制到Vivado安装目录二、demo工程1.下载demo2.修改tcl3.恢复工程4.生成bit三、调试运行1.连接电脑2.设置串口3.烧写bit1)打开OpenHardwareManager2)点OpenTarget3)点AutoConnect4)右键点击xc7s50_05)点ProgramDevice6)点Progr
王师傅MasterWang
·
2023-09-25 08:29
Xilinx软件开发
-Master
Wang
fpga开发
Xilinx
fpga
vivado
【
Xilinx
】如何自动格式化Verilog代码
开发环境Vivado+VSCode【
Xilinx
】自动格式化Verilog代码前言一、安装VSCode并修改Vivado的默认编辑器二、安装Verilog插件1.语法插件2.格式化插件三、演示:如何代码格式化
王师傅MasterWang
·
2023-09-25 08:29
Xilinx软件开发
-Master
Wang
Xilinx
Vivado
Verilog
VSCode
AMD
【KV260】KV260的PMOD接口介绍
KV260的PMOD接口介绍一、什么是PMOD接口二、KV260的PMOD接口1.原理图2.阻容3.连接器4.核心板管脚一、什么是PMOD接口Pmod接口标准是由
Xilinx
的第三方合作伙伴迪芝伦(Digilent
王师傅MasterWang
·
2023-09-25 08:59
Xilinx软件开发
-Master
Wang
KV260
fpga开发
【
Xilinx
】基于MPSoC的OpenAMP实现(二)
【
Xilinx
】基于MPSoC的OpenAMP实现(二)前言一、修改echo_test1、查找源代码二、创建自己的app1、新建app2、编译代码2.1用petalinux-build编译2.2方法二:
王师傅MasterWang
·
2023-09-25 08:57
linux
Xilinx
mpsoc
openamp
amd
zcu106
基于FPGA双路GMSL接收
功能概述产品版主要功能为接收两路GMSL图像(解码芯片MAX96706),并将两路图像通过
Xilinx
公司生产的FPGA芯片,转换为RJ45接口的网络数据(满足标准UDP协议),且能通过一路HDMI输出
Eidolon_li
·
2023-09-24 21:46
Spartan6
fpga开发
AQS如何实现
它提供了一种基于等待/通知机制的同步
原语
,可以用来构建各种并发数据结构和同步组件,如锁、信号量、倒计时门栓等。
墨子白
·
2023-09-24 18:19
java
jvm
开发语言
ZYNQ学习笔记-LINUX篇-字符设备驱动控制AXI-GPIO
ZYNQ学习笔记硬件平台:zynq-7000&xc7z100ffg900-2linux开发平台:ubuntu16.04.4LTSzynq-linux内核:linux-xlnx-
xilinx
-v2017.4LINUX
Mliameikoo
·
2023-09-24 17:18
ZYNQ
c语言
linux
嵌入式
内核
kernel
Python协程(asyncio)(三)异步应用对象
流是用于处理网络连接的支持async/await的高层级
原语
。流允许发送和接收数据,而不需要使用回调或低级协议和传输。asyncio函数可以用来创建和处理异步网络流。
spiritx
·
2023-09-24 07:19
python
网络
开发语言
【操作系统】进程控制与进程通信
操作系统一、进程控制1.1什么是进程控制1.2如何实现进程控制(“
原语
”实现)1.2.1如何实现
原语
的“原子性”1.3进程的创建1.4进程的终止1.5进程的阻塞1.6进程的唤醒1.7进程的切换二、进程通信
叶落闲庭
·
2023-09-24 05:16
#
操作系统
windows
考研
笔记
google开源库-guava缓存
这个库提供用于集合,缓存,支持
原语
,并发性,常见注解,字符串处理,I/O和验证的实用方法。guava的优势?标准化-Guava库是由谷歌托管。
子亮_czl
·
2023-09-24 02:22
java
java
缓存
guava
【【萌新的FPGA学习之初识ZYNQ】】
Zynq-7000系列就是一片带有可编程片上系统的芯片,它是由
Xilinx
公司于2010年4月推出的的行业第一个可扩展
ZxsLoves
·
2023-09-24 02:17
FPGA学习
fpga开发
学习
原语
和系统调用的区别和联系
区别:1)首先根据操作系统层次划分,
原语
和系统调概念强调于不同层次上。
原语
属于操作系统,在操作系统面和硬件面之间系统调用属于操作系统,在用户程序面和操作系统面之间2)其次术语概念不同。
Jeffrey_oWang
·
2023-09-23 20:45
linux
【
xilinx
】Versal启动文件简述 pdi bif
Versal启动文件简述FPGA开发圈2022-12-2216:09400浏览0评论0点赞作者:MacMahonStephen,AMD赛灵思开发者Versal™是由多个高度耦合的可配置块组成的自适应计算加速平台(ACAP)。这些块包括NoC、AIE、PL和CIPS(CIPS本身包含不同的域:LPD和FPD)等,启动这些块时,需使用Vivado中的配置集进行配置。本篇博文是Versal“从零开始”调
黄埔数据分析
·
2023-09-23 19:33
FPGA
fpga
[BD 41-1629] </zynq_ultra_ps_e_0/SAXIGP3/HP1_QSPI> is excluded from all addressable master spaces.
[BD41-1629]isexcludedfromalladdressablemasterspaces.
xilinx
Thisisnotanerror;it’sjusta(critical)warning.You
黄埔数据分析
·
2023-09-23 19:02
FPGA
python
xilinx
sdaccel 关于opencl介绍
sdaccel已经合并入vitisopenclOpenCLApplicationStructure----
xilinx
onyoutubeOpenCLMemoryArchitecturem
黄埔数据分析
·
2023-09-23 19:31
FPGA
OpenCL
opencl
xilinx
用户自定义ip 多语言封装
https://support.
xilinx
.com/s/question/0D52E00006hppSSSAY/vivado%E8%87%AA%E5%AE%9A%E4%B9%89ip%E4%B8%ADfilegroup
黄埔数据分析
·
2023-09-23 19:01
FPGA
fpga
使用
Xilinx
IP核进行PCIE开发学习笔记(一)简介篇
https://zhuanlan.zhihu.com/p/32786076最近接触到一个项目,需要使用PCIE协议,项目要求完成一个pcie板卡,最终可以通过电脑进行通信,完成电脑发送的指令。这当中需要完成硬件部分,使用FPGA板实现,同时需要编写Windows下的驱动编写。初次接触到PCIE协议,网络上的相关教程不够清晰,让人看了之后不知所以然,不适合完全没有基础的人学习(就是我这样的人)。经过
非鱼知乐
·
2023-09-23 13:50
基于复旦微的FMQL45T900全国产化ARM开发开发套件(核心板+底板)
该核心板将复旦微的FMQL45T900(与
XILINX
的XC7Z045-2FFG900I兼容)的最小系统集成在了一个87*117mm的核心板上,可以作为一个核心模块,进行功能性扩展,能够快速的搭建起一个信号平台
北京青翼科技
·
2023-09-23 05:22
fpga开发
基于复旦微的FMQL45T900全国产化ARM核心模块(100%国产化)
该核心板将复旦微的FMQL45T900(与
XILINX
的XC7Z045-2FFG900I兼容)的最小系统集成在了一个87*117mm的核心板上,可以作为一个核心模块,进行功能性扩展,能够快速的搭建起一个信号平台
北京青翼科技
·
2023-09-23 05:50
fpga开发
操作系统:体系结构
原语
是一种特殊的程序,具有原子性。也就是说,这段程序的运行必须一气呵成,不可被“中断”Ubuntu、Centos的开发团队,其主要工作是实现非内核功能,而内核都是用了Linux内核。
Junglei-Rim
·
2023-09-23 04:58
操作系统
windows
linux
golang 并发
原语
[草稿]
主要分为四个部分,同步
原语
,分布式同步
原语
,channel,内存模型。这里主要从初学者角度,以鸟窝的ppt为大纲,来梳理一下常用的功能,用法和代码实现。
咔叽咔叽_
·
2023-09-22 22:14
通过DAO的现状,看Web3最具影响力的基础设施M-DAO
DAO是人类组织协调的新框架,也是Web3世界的核心组织
原语
,凭借着这两年的诸多进展以及大机构的力推,成为今年加密行业最受关注的赛道之一,也被认为最具潜力的方向之一。
金马1988
·
2023-09-22 21:30
区块链
物联网
小程序
C++11编程底层知识:无锁数据结构:原子性、原子性
原语
本文中我话题主要涉及原子性和原子性
原语
。在开始之前,我对大家表示感谢,谢谢你们对初识无锁数据结构的热爱。看到大家对无锁话题很感兴趣,我感到很开心。
Python编程导师
·
2023-09-22 17:37
基于Kintex UltraScale系列FPGA KU060/KU115高性能PCIe数据预处理载板(5GByte/s带宽)
板卡采用
Xilinx
的高性能KintexUltraScale系列FPGA作为实时处理器,实现FMC接口数据的采集、处理、以及背板接口互联。板载2组独立的72位DDR4SDRAM大容量缓存。
北京青翼科技
·
2023-09-21 16:41
fpga开发
JUC第五讲:关键字synchronized详解
在Java中除了提供LockAPI外,还在语法层面上提供了synchronized关键字来实现互斥同步
原语
,本文是JUC第五讲,将对synchronized关键字详细分析。
程序员 jet_qi
·
2023-09-21 09:09
java基础之多线程
synchronized
JUC锁
原理分析
锁的优化
锁的升级问题
计网理论模拟
(单选题,2.0分)网络协议主要由3个基本要素组成,即()A.层次、语义和同步B.语法、
原语
和同步C.语法、语义和同步D.语法、语义和功能正确答案:C2.
qing影
·
2023-09-21 09:07
网络
博客摘录「 SRIO学习笔记之SRIO简介与
Xilinx
SRIO ip核例程详解」2023年9月1日
gt_clk=line_rate/20;gt_pcs_clk=line_rate/40;phy_clk=(gt_clk*link_width)/4;log_clk=phy_clk;cfg_clk=phy_clk;
m0_61265869
·
2023-09-21 07:09
笔记
Xilinx
SDK编译完成自动生成SREC文件(适用于ISE、Vivado、Vitis)
把elf转换成srec格式的常规方式,是打开ProgramFlashMemory界面,选择elf文件,点击ConvertELFtoSREC会在hardware目录下的cache文件夹下生成SREC文件。可以通过配置编译后执行命令,在每次编译完成自动生成SREC文件。会在elf文件同级目录下自动生成srec文件。mb-objcopy-Osrecyour_app.elfyour_app.srec这种方
whik1194
·
2023-09-21 00:56
FPGA
Xilinx
SDK
SREC
ELF
Vivado
Vitis
Python计算机二级知识点整理
1.当一个进程在运行过程中释放了系统资源后要调用唤醒进程
原语
唤醒进程
原语
是把进程从等待队列里移出到就绪队列并设置进程为就绪状态,当一个进程在运行过程中释放了系统资源后进入就绪状态,调用唤醒进程
原语
。
talentsta
·
2023-09-20 21:46
排序算法
算法
数据结构
Atomic原子类
来源:https://www.cnblogs.com/czsy/archive/2019/05/25/10921935.htmlCASCAS全程CompareAndSwap,是条并发
原语
,功能是判断内存中某个值是否与预期值相等
卡路fly
·
2023-09-20 14:00
vivado2019.1安装
Xilinx
采用的是ISE和vivado;Altera采用的是quartusII。
静一下1
·
2023-09-20 10:19
FPGA原理与结构(0)——目录与传送门
二、可编程逻辑块CLB可配置逻辑块CLB(ConfigurableLogicBlock)是
xilinx
系类FPGA的基本逻辑单元(在各系列中CLB可能有所不同,以下我们主要讨论
Xilinx
7系类),是实现时序逻辑电路和组合逻辑电路的主要逻辑资源
apple_ttt
·
2023-09-20 09:43
FPGA原理与结构
fpga开发
fpga
硬件架构
上一页
16
17
18
19
20
21
22
23
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他