xilinx原语

【Xilinx】如何自动格式化Verilog代码

开发环境Vivado+VSCode【Xilinx】自动格式化Verilog代码前言一、安装VSCode并修改Vivado的默认编辑器二、安装Verilog插件1.语法插件2.格式化插件三、演示：如何代码格式化
王师傅MasterWang·2023-09-25 08:29

【KV260】KV260的PMOD接口介绍

KV260的PMOD接口介绍一、什么是PMOD接口二、KV260的PMOD接口1.原理图2.阻容3.连接器4.核心板管脚一、什么是PMOD接口Pmod接口标准是由Xilinx的第三方合作伙伴迪芝伦（Digilent
王师傅MasterWang·2023-09-25 08:59

【Xilinx】基于MPSoC的OpenAMP实现(二）

【Xilinx】基于MPSoC的OpenAMP实现(二）前言一、修改echo_test1、查找源代码二、创建自己的app1、新建app2、编译代码2.1用petalinux-build编译2.2方法二：
王师傅MasterWang·2023-09-25 08:57

基于FPGA双路GMSL接收

功能概述产品版主要功能为接收两路GMSL图像（解码芯片MAX96706），并将两路图像通过Xilinx公司生产的FPGA芯片，转换为RJ45接口的网络数据（满足标准UDP协议），且能通过一路HDMI输出
Eidolon_li·2023-09-24 21:46

AQS如何实现

它提供了一种基于等待/通知机制的同步原语，可以用来构建各种并发数据结构和同步组件，如锁、信号量、倒计时门栓等。
墨子白·2023-09-24 18:19

ZYNQ学习笔记-LINUX篇-字符设备驱动控制AXI-GPIO

ZYNQ学习笔记硬件平台：zynq-7000&xc7z100ffg900-2linux开发平台：ubuntu16.04.4LTSzynq-linux内核：linux-xlnx-xilinx-v2017.4LINUX
Mliameikoo·2023-09-24 17:18

Python协程(asyncio)（三）异步应用对象

流是用于处理网络连接的支持async/await的高层级原语。流允许发送和接收数据，而不需要使用回调或低级协议和传输。asyncio函数可以用来创建和处理异步网络流。
spiritx·2023-09-24 07:19

【操作系统】进程控制与进程通信

操作系统一、进程控制1.1什么是进程控制1.2如何实现进程控制（“原语”实现）1.2.1如何实现原语的“原子性”1.3进程的创建1.4进程的终止1.5进程的阻塞1.6进程的唤醒1.7进程的切换二、进程通信
叶落闲庭·2023-09-24 05:16

google开源库-guava缓存

这个库提供用于集合，缓存，支持原语，并发性，常见注解，字符串处理，I/O和验证的实用方法。guava的优势？标准化-Guava库是由谷歌托管。
子亮_czl·2023-09-24 02:22

【【萌新的FPGA学习之初识ZYNQ】】

Zynq-7000系列就是一片带有可编程片上系统的芯片，它是由Xilinx公司于2010年4月推出的的行业第一个可扩展
ZxsLoves·2023-09-24 02:17

原语和系统调用的区别和联系

区别：1）首先根据操作系统层次划分，原语和系统调概念强调于不同层次上。原语属于操作系统，在操作系统面和硬件面之间系统调用属于操作系统，在用户程序面和操作系统面之间2）其次术语概念不同。
Jeffrey_oWang·2023-09-23 20:45

【xilinx】Versal启动文件简述 pdi bif

Versal启动文件简述FPGA开发圈2022-12-2216:09400浏览0评论0点赞作者：MacMahonStephen，AMD赛灵思开发者Versal™是由多个高度耦合的可配置块组成的自适应计算加速平台(ACAP)。这些块包括NoC、AIE、PL和CIPS（CIPS本身包含不同的域：LPD和FPD）等，启动这些块时，需使用Vivado中的配置集进行配置。本篇博文是Versal“从零开始”调
黄埔数据分析·2023-09-23 19:33

[BD 41-1629] ＜/zynq_ultra_ps_e_0/SAXIGP3/HP1_QSPI＞ is excluded from all addressable master spaces.

[BD41-1629]isexcludedfromalladdressablemasterspaces.xilinxThisisnotanerror;it’sjusta(critical)warning.You
黄埔数据分析·2023-09-23 19:02

xilinx sdaccel 关于opencl介绍

sdaccel已经合并入vitisopenclOpenCLApplicationStructure----xilinxonyoutubeOpenCLMemoryArchitecturem
黄埔数据分析·2023-09-23 19:31

xilinx 用户自定义ip 多语言封装

https://support.xilinx.com/s/question/0D52E00006hppSSSAY/vivado%E8%87%AA%E5%AE%9A%E4%B9%89ip%E4%B8%ADfilegroup
黄埔数据分析·2023-09-23 19:01

使用Xilinx IP核进行PCIE开发学习笔记（一）简介篇

https://zhuanlan.zhihu.com/p/32786076最近接触到一个项目，需要使用PCIE协议，项目要求完成一个pcie板卡，最终可以通过电脑进行通信，完成电脑发送的指令。这当中需要完成硬件部分，使用FPGA板实现，同时需要编写Windows下的驱动编写。初次接触到PCIE协议，网络上的相关教程不够清晰，让人看了之后不知所以然，不适合完全没有基础的人学习（就是我这样的人）。经过
非鱼知乐·2023-09-23 13:50

基于复旦微的FMQL45T900全国产化ARM开发开发套件（核心板+底板）

该核心板将复旦微的FMQL45T900（与XILINX的XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台
北京青翼科技·2023-09-23 05:22

基于复旦微的FMQL45T900全国产化ARM核心模块（100%国产化）

该核心板将复旦微的FMQL45T900（与XILINX的XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台
北京青翼科技·2023-09-23 05:50

操作系统：体系结构

原语是一种特殊的程序,具有原子性。也就是说,这段程序的运行必须一气呵成，不可被“中断”Ubuntu、Centos的开发团队,其主要工作是实现非内核功能，而内核都是用了Linux内核。
Junglei-Rim·2023-09-23 04:58

golang 并发原语[草稿]

主要分为四个部分，同步原语，分布式同步原语，channel，内存模型。这里主要从初学者角度，以鸟窝的ppt为大纲，来梳理一下常用的功能，用法和代码实现。
咔叽咔叽_·2023-09-22 22:14

通过DAO的现状，看Web3最具影响力的基础设施M-DAO

DAO是人类组织协调的新框架，也是Web3世界的核心组织原语，凭借着这两年的诸多进展以及大机构的力推，成为今年加密行业最受关注的赛道之一，也被认为最具潜力的方向之一。
金马1988·2023-09-22 21:30

C++11编程底层知识：无锁数据结构：原子性、原子性原语

本文中我话题主要涉及原子性和原子性原语。在开始之前，我对大家表示感谢，谢谢你们对初识无锁数据结构的热爱。看到大家对无锁话题很感兴趣，我感到很开心。
Python编程导师·2023-09-22 17:37

基于Kintex UltraScale系列FPGA KU060/KU115高性能PCIe数据预处理载板（5GByte/s带宽）

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载2组独立的72位DDR4SDRAM大容量缓存。
北京青翼科技·2023-09-21 16:41

JUC第五讲：关键字synchronized详解

在Java中除了提供LockAPI外，还在语法层面上提供了synchronized关键字来实现互斥同步原语,本文是JUC第五讲，将对synchronized关键字详细分析。
程序员 jet_qi·2023-09-21 09:09

计网理论模拟

(单选题,2.0分)网络协议主要由3个基本要素组成，即（）A.层次、语义和同步B.语法、原语和同步C.语法、语义和同步D.语法、语义和功能正确答案:C2.
qing影·2023-09-21 09:07

博客摘录「 SRIO学习笔记之SRIO简介与Xilinx SRIO ip核例程详解」2023年9月1日

gt_clk=line_rate/20;gt_pcs_clk=line_rate/40;phy_clk=(gt_clk*link_width)/4;log_clk=phy_clk;cfg_clk=phy_clk;
m0_61265869·2023-09-21 07:09

Xilinx SDK编译完成自动生成SREC文件（适用于ISE、Vivado、Vitis）

把elf转换成srec格式的常规方式，是打开ProgramFlashMemory界面，选择elf文件，点击ConvertELFtoSREC会在hardware目录下的cache文件夹下生成SREC文件。可以通过配置编译后执行命令，在每次编译完成自动生成SREC文件。会在elf文件同级目录下自动生成srec文件。mb-objcopy-Osrecyour_app.elfyour_app.srec这种方
whik1194·2023-09-21 00:56

Python计算机二级知识点整理

1.当一个进程在运行过程中释放了系统资源后要调用唤醒进程原语唤醒进程原语是把进程从等待队列里移出到就绪队列并设置进程为就绪状态，当一个进程在运行过程中释放了系统资源后进入就绪状态，调用唤醒进程原语。
talentsta·2023-09-20 21:46

Atomic原子类

来源：https://www.cnblogs.com/czsy/archive/2019/05/25/10921935.htmlCASCAS全程CompareAndSwap，是条并发原语，功能是判断内存中某个值是否与预期值相等
卡路fly·2023-09-20 14:00

vivado2019.1安装

Xilinx采用的是ISE和vivado；Altera采用的是quartusII。
静一下1·2023-09-20 10:19

FPGA原理与结构（0）——目录与传送门

二、可编程逻辑块CLB可配置逻辑块CLB（ConfigurableLogicBlock）是xilinx系类FPGA的基本逻辑单元（在各系列中CLB可能有所不同，以下我们主要讨论Xilinx7系类），是实现时序逻辑电路和组合逻辑电路的主要逻辑资源
apple_ttt·2023-09-20 09:43

Xilinx FPGA 程序固化重新上电程序不运行的问题

问题描述FPGA直接下载bit文件，功能正常。FPGA擦除FLASH，烧写FLASH，正常。电源断电，重新上电，FALSH里面的程序没有启动，FPGA程序没有跑起来。–FLASH启动不正常。解决办法在XDC约束文件里边增加约束：##Configurationoptions,canbeusedforalldesignsset_propertyBITSTREAM.CONFIG.CONFIGRATE50
LEEE@FPGA·2023-09-20 06:10

MicroBlocks ESP32/ESP8266 固件将添加 MQTT 支持

我现在已经在所有ESP32和ESP8266的构建中包含了MQTT原语。通过动态分配的缓冲区，如果系统不使用MQTT，MQTT代码只会占用40字节的RAM。缓冲区大小可以设置为32到16k字节。
kwyjibo·2023-09-19 19:58

【PyTorch攻略（2/7）】 加载数据集

一、说明PyTorch提供了两个数据原语：torch.utils.data.DataLoader和torch.utils.data.Dataset，允许您使用预加载的数据集以及您自己的数据。
无水先生·2023-09-19 17:18

Wolfram Mathematica 动手实践

中的示例项目输入和输出文字处理和排版幻灯片演示Wolfram语言基础使用单个程序创建交互式模型命令共享MathematicaNotebooks寻求帮助扩展知识2D和3D图形可视化数据样式和自定义图形使用图形原语创建图形和图表代数操作和方程求解微积分微分方程线性
亚图跨际·2023-09-18 07:19

Altera&Xilinx公司FPGA简介

Intel/Altera公司Intel/Altera系列FPGA简介-知乎(zhihu.com)AlteraFPGA提供了多种可配置嵌入式SRAM、高速收发器、高速I/O、逻辑模块以及布线。其内置知识产权(IP)结合优秀的软件工具，缩短了FPGA开发时间，降低了功耗和成本。AlteraFPGA非常适合从大批量应用到目前最新产品的各类应用。每一系列FPGA都有不同的特性，例如，嵌入式存储器、数字信号
Nosery·2023-09-18 07:51

通过VIO扩充ILA数据采集种类——FPGA硬件开发板调试4

在需要调试时，往往需要获取系统内部的一些关键信号的数值，这时候就需要使用到Xilinx提供的集成逻辑分析仪（IntegratedLogicAnalyzer，简称ILA）。
LogicGuruX·2023-09-18 05:54

Xilinx AXI4 相关

正点原子相关视频SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】，SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义
rotk2015·2023-09-18 05:21

笔记1.5：计算机网络体系结构

下一层协议的实现对上层的服务用户是透明的同系统的相邻层实体间通过接口进行交互，通过服务访问点SAP，交换原语，指定请求的特定服务。2.
m0_46521579·2023-09-18 02:26

【知识】PLL的spread spectrum功能

我看Xilinx的PLL也有这样的功能，从来没有人讲，领导叫我测一下我们的PLL的这个功能2.理论我反正看不懂，毕竟信号与系统全忘记了，反正大致如图所示3.示波器频谱图和波形图PL
EPCCcc·2023-09-17 23:45

zynqmp之启动

目录相关环境搭建vivado工程搭建Vitis工程编译生成启动部分所需源码地址SD卡启动文件相关参考  五一在家，不能出门，调试了Xilinx的ZynqUltraScale+MPSoCs系列的芯片，黑金的
feitingfj·2023-09-17 12:57

矿板EBAZ4205之SD卡启动

目录环境准备工程uboot设备树启动仓库为了测试自制的XilinxJTAG，弄了个矿板，灰常的便宜，在某宝上弄的，只要30多，加邮费40多。
feitingfj·2023-09-17 12:57

在 linux 中加载启动 zynq PL 程序

环境vidado2017.4Linuxzynq4.14.0-xilinxzynq7020使用在早期的xilinx官方文章写道使用命令（https://xilinx-wiki.atlassian.net/
feitingfj·2023-09-17 12:57

zynq下usb gadget模拟网口、U盘、串口

平台主控芯片：XC7Z020内核版本：Linuxzynq4.14.0-xilinx配置所需配置模块在内核DeviceDrivers→USBsupport→USBGadgetSupport下，使用usbgadget
feitingfj·2023-09-17 12:56

自制Xilinx JTAG仿真器

目录工具原理图PCB烧录eeprom工程地址注  本草稿最后日期为2021-01-23，本次趁闲暇时间完善，本文主要说明的是自制XilinxJtag仿真器。  
feitingfj·2023-09-17 12:56

zynq的uboot模式下TFTP更新bit、内核等文件

本文使用软件uboot版本为u-boot-xlnx-xilinx-v2018.3，可在https://github.com/Xilinx/u-boot-xlnx/tree/xilinx-v2018.3下载官方版本硬件为米联客
feitingfj·2023-09-17 12:55

交叉编译轻量级Dropbear SSH

DropbearSSH使用版本静态编译zlib-1.2.11编译dropbear-2020.80编译使用使用版本dropbear-2020.80.tar.bz2zlib-1.2.11.tar.gz编译器为XilinxSDK2017.4
feitingfj·2023-09-17 12:55

Vivado2018.3安装教程

https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/
Archer-·2023-09-17 09:08

xilinx linux下中断驱动

一，ZYNQ中断底层分类详解1，ZYNQCPU软件中断（SGI，Softwaregeneratedinterrupts）：ZYNQ共有两个CPU，每个CPU具备各自的16个软件中断(中断号0-15)（16–26reserved）:被路由到一个或者两个CPU上，通过写ICDSGIR寄存器产生SGI.2，CPU私有外设中断（PPI，privateperipheralinterrupts）：私有中断是固
寒听雪落·2023-09-17 06:59

FPAG入门（零）FPGA结构，厂商，设计流程

目录1.PLD的发展历程2.半导体存储器的分类3.PLD的分类4.FPGA厂商5.FPGA的结构5.1AlteraCycloneIV为例5.2XilinxXC4000为例6.设计流程和工具6.1设计流程
吾日叁問·2023-09-16 17:35
上一页 16 17 18 19 20 21 22 23 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他