E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
xilinx
Xilinx
FPGA “打一拍”“打两拍”以及IOB含义
Xilinx
FPGA“打一拍”“打两拍”以及IOB含义本次总结主要是参考网上的说法，最近在接触到异步时钟同步的时候了解到利用“非阻塞赋值datadelay，造成建立/保持时间的冲突。
请answer1996
·
2020-08-11 14:53
FPGA初学
ERROR:Bitgen:342
ZedBoard学习-解决ERROR:Bitgen:3422013-02-2500:23:29分享：今天在看
xilinx
的官方手册ZedBoard-CTT-V14.1时发现手册中实验3.1AddingsoftIPinthePLtointerfacewiththeZynqPS
乔克sw
·
2020-08-11 13:32
硬件开发
锁相环PLL（一）
Xilinx
PLL IP核使用方法
新建IP核文件如图所示，在“DesignàImplementation”下的任意空白处单击鼠标右键，弹出菜单中选择“NewSource…”。在弹出的“NewSourceWizardàSelectSourceType”下，如图所示，选择文件类型为“IP(COREGenerator&ArchitectureWizard)”。“Filename”可以给新创建的PLL取个名字，我们命名为“pll_cont
qq_30866297
·
2020-08-11 12:15
FPGA
串口、COM口、TTL、RS232、RS485区别详解
原贴地址：http://
xilinx
.eetrend.com/article/107121、串口、COM口是指的物理接口形式(硬件)。而TTL、RS-232、RS-485是指的电平标准(电信号)。
Freelings
·
2020-08-11 12:25
硬件
STM32
zynqmp + igh ethercat主站方案设计及程序
zynqmp纯PS端的主站方案，不涉及PL端，主站代码是IGH1.5.2，硬件平台
xilinx
官方zc102开发板，4核A53架构最便宜的开发板是FPGA开发板UltraScale+ZU3EGZYNQMPSOCEdgeboard
huoxian00
·
2020-08-11 12:47
verilog语言RS232串口发送模块设计——采集ps2键盘数据在串口调试工具显示
该模块功能可以完成对ps2键盘的数据采集，采集数据在
xilinx
EXCD-1开发板的数码管输出（输出为按键值对
baijingdong
·
2020-08-11 11:58
verilog
ps2
rs232
uart
xilinx
Xilinx
FPGA的约束设计和时序分析总结 (转)
下面主要总结一下
Xilinx
FPGA时序约束设计和分析。一、周期约束周期约束是
Xilinx
FPGA时序约束中最常见的约束方式。它附加在时钟网线上，
RobinXiangZhi
·
2020-08-11 11:07
FPGA
fpga
FPGA---ucf文件编写
Xilinx
FPGA设计约束的分类
Xilinx
定义了如下几种约束类型：•“AttributesandConstraints”•“CPLDFitter”•“GroupingConstraints”•“LogicalConstraints
weixin_33690367
·
2020-08-11 04:48
ISE约束--UCF编辑的入门介绍
Xilinx
FPGA设计约束的分类
Xilinx
定义了如下几种约束类型：•“AttributesandConstraints”•“
sxlwzl
·
2020-08-11 04:15
fpga
Xilinx
UCF （ug625）
•
Xilinx
®keywords(suchasLOC,PROHIBIT,RLOC,andBLKNM)can
God_s_apple
·
2020-08-11 03:48
xilinx
FPGA
常识
vivado 2017.4安装步骤
xilinx
官网下载地址为：https://www.
xilinx
.com/support/download.html下载完解压后，如图所示进入
Xilinx
_Vivado_SDK_2017.4_1216_
叶听雪落
·
2020-08-11 00:25
Petalinux常用命令记录
一、建立工程1)根据BSP包建立工程在当前工程路径下有
xilinx
-zc706-v2016.4-final1.bsp，指定工程名为zc706petalinux-
wsqyouth
·
2020-08-10 22:21
嵌入式学习
petalinux常用命令
配置环境变量启动petalinuxsource/home/userroot/os/petalinux/settings.sh基于bsp文件创建petalinux-create-tproject-s
xilinx
-zc706
u013445609
·
2020-08-10 22:48
Linux
xilinx
petalinux
Xilinx
板卡夏季钜惠活动来袭！最高直降1500元！
夏日炎炎，酷暑当前作为FPGA的工程师的你需要清凉一“夏”米尔
Xilinx
板卡给你降温消暑夏季钜惠活动来袭~~~MYC-CZU3EG/4EV核心板型号：MYC-CZU3EG-4E4D-1200-C零售价
myfeiyang
·
2020-08-10 13:00
关于zedboard无法烧写bit流文件的解决办法
_98740ded0101dij6.htmlhttp://blog.sina.com.cn/s/blog_c248f6b70101apx9.html1.libCseDigilent的文件夹拷贝到D:\
Xilinx
iverson1991
·
2020-08-10 04:35
zedboard学习
zedboard
ZYNQ XC7Z030平台Linux+裸机AMP实现（官方文档1078、1079）
根据
Xilinx
官方指导文档1078、1079来调试AMP模式启动比较费劲，因为已经很老的教程了。其实整个文档有用的就那么几个点。总结下来实现上，就几行代码。
无语僧314
·
2020-08-10 04:58
嵌入式linux
嵌入式MCU
【
Xilinx
-Petalinux学习】-08-OpenAMP系统实现
Micrium的ucosOpenAMP例子与
Xilinx
的例子框架结构有些不同，尝试修改共享内存基地址、改变程序结构，还未成功。
weixin_30294295
·
2020-08-10 02:31
VIVADO 之 TCL脚本工具 （基本语法）
而且最近跟着官网文档做SDSOC的flatform，发现
xilinx
官网
ReStart_11
·
2020-08-10 01:06
xilinx
基本语法
2个月搭建一个嵌入式开发平台，你觉得可以实现吗？
zedboard开发板，
xilinx
的主打产品，官网有一些不错的支持，文档，视频都有不少。自己忽然觉得可以实现的原因主要是反思自己的实际工作，花了一周的时间做了一个按键挂起和唤醒系统，同时挂
tankaro
·
2020-08-10 01:07
linux开发总结
Xilinx
FPGA ISE JTAG boundary scan 扫描出 unknown device的问题
第一次用FGPA，而且还是
Xilinx
的，感觉资料好少啊，买了个开发板，要做VGA采集，但是光盘里的资料真是太混乱了，而且都不全，连个基本的例程手册都没有，也真是无力吐槽了~大家第一次学习
Xilinx
FPGA
十万铁骑
·
2020-08-09 16:39
Xilinx
FPGA
Xilinx
Zynq ZC-702 开发（02）—— 通过
Xilinx
SDK 调试 Linux 应用
远程调试环境由PC上运行的SystemDebugger（集成在
Xilinx
SDK中）和Zynq板上运行的LinuxTCFAgent共同构成，两者通过TCP连接，架构图如下图所示：注1：TCF->TargetCommunicationFramework
weixin_30648587
·
2020-08-09 13:20
**
xilinx
SDK 2017.4 Linux GCC不兼容SDK2015.4的问题**
xilinx
SDK2017.4LinuxGCC不兼容SDK2015.4的问题遇到的问题今天升级了
xilinx
SDK2017.4以后遇到了很多bug，在编译Linux以前的应用程序（2015.4版本上）时发现生成的
黑夜魅影
·
2020-08-09 12:30
zynq
xilinx
SDK关于调试中终端的设置
SDK提供了一个简单的终端。它是足够简单的文本输出,但你可能更喜欢不同的终端像特拉。现在,我们将向您展示如何利用SDK终端。选项卡切换到STDIO。选择端口USBUART，设置波特率为115200。这是一个固定的硬件设置由由硬件平台决定，单击Apply,然后点击run。您可以监视的进度下载在右下角(BaudRate)模拟线路信号的速率，也称调制速率，以波形每秒的振荡数来衡量。如果数据不压缩，波特率
kobesdu
·
2020-08-09 09:02
zynq
ZYNQ学习之路
Xilinx
SDK使用教程
本文参考
Xilinx
SDK软件内置的教程，打开方法：打开SDK->Help->CheetSheets…->
Xilinx
SDKTutorials，这里有6篇文档。
IT耗子
·
2020-08-09 09:54
FPGA
线路/信道编码技术(2)——64B/66B编码
当前，64B/66B编码主要应用于FiberChannel10GFC和16GFC、10G以太网、100G以太网、10GEPON、InfiniBand、Thunderbolt和
Xilinx
的Aurora协议
hit_wzj
·
2020-08-09 08:03
线路/信道编码技术
petalinux(二）开启petalinux内核调试模式
原文地址：http://www.
xilinx
.com/support/answers/66853.html描述要调试基于
Xilinx
SDK的Linux内核模块，必须使能KERNEL_DEBUG_INFO
chawk1978
·
2020-08-09 07:21
ZYNQ7000基于linux3.0操作系统驱动分析——GPIO驱动第二天
驱动代码源文件drivers\gpio\
xilinx
_gpiops.c。gpiops.c首先注册初始化一个设备xgp
AMOROUS
·
2020-08-09 07:19
ZYNQ
gdbserver远程调试工具
TPSecNotice（二）gdbserver交叉编译（1）配置交叉编译环境exportCROSS_COMPILE=arm-
xilinx
-linux-gnueabi-exportPATH=/home/cyg
qq_41796918
·
2020-08-09 05:25
arm调试
使用
XILINX
SDK工具通过网络进行基于linux系统的远程调试方法
2，打开SDK，选择FILES>NEW>
XILINX
PROJECT。3，在TARGETSOFTWARE中选择linux选项。4，选择LINUXHELLOWORLD,处
AMOROUS
·
2020-08-09 04:25
ZYNQ
RISC-V的ARTY工程实现
1.在Ubuntu下安装Vivado2017.22.从github下克隆e200_opensource-master3.从digilent下载arty-a7-35的boardfile并放到\
Xilinx
zkf0100007
·
2020-08-09 04:03
FPGA
zynq嵌入式opencv移植
1.首先安装交叉编译工具链，安装完成后，交叉编译的命令是arm-
xilinx
-linux-gnueabi-gcc,将交叉编译命令导入路径内2.makefile的写法：input=red_detc.cppcompiler
yanming901012
·
2020-08-09 03:56
OPENCV
Xilinx
Zynq使用HLS实现OpenCV的开发流程
摘要：首先介绍OpenCV中图像类型和函数处理方法，之后通过设计实例描述在VivadoHLS中调用OpenCV库函数实现图像处理的几个基本步骤，阐述从OpenCV设计到RTL转换综合的开发流程。本文引用地址：http://www.eepw.com.cn/article/234670.htm关键词：可编程;处理器;VivadoHLS;OpenCV;ZynqAPSOC开源计算机视觉(OpenCV)
夏菠
·
2020-08-09 02:32
Image
Processing
Xilinx
Artix-7 FPGA快速入门、技巧与实例连载7——FPGA开发技能
Xilinx
Artix-7FPGA快速入门、技巧与实例连载7——FPGA开发技能更多资料共享链接：https://share.weiyun.com/53UnQas在FPGA技术的应用领域不断扩展的同时，
Nuoson聪
·
2020-08-09 02:55
fpga
Xilinx
Artix-7 FPGA快速入门、技巧与实例连载6——FPGA开发流程
Xilinx
Artix-7FPGA快速入门、技巧与实例连载6——FPGA开发流程更多资料共享链接：https://share.weiyun.com/53UnQas如图1.32所示，这是一个基于FPGA开发工具的开发流程图
Nuoson聪
·
2020-08-09 02:55
Xilinx
Artix-7 FPGA快速入门、技巧与实例连载3——FPGA发展概述
Xilinx
Artix-7FPGA快速入门、技巧与实例连载3——FPGA发展概述更多资料共享链接：https://share.weiyun.com/53UnQas上世纪60年代中期，TI公司设计制造了各式各样的实现基本逻辑门电路功能的芯片
Nuoson聪
·
2020-08-09 02:55
fpga
Xilinx
Artix-7 FPGA快速入门、技巧与实例连载5——FPGA应用领域
Xilinx
Artix-7FPGA快速入门、技巧与实例连载5——FPGA应用领域更多资料共享链接：https://share.weiyun.com/53UnQasFPGA目前虽然还受制于较高的开发门槛以及器件本身昂贵的价格
Nuoson聪
·
2020-08-09 02:55
fpga
Artix-7 50T FPGA试用笔记之Create a simple MicroBlaze System
实验平台：Avnet-Artix-750T开发套件/其它硬件也可以EDK：Vivado2015.2SDK：
Xilinx
SDK2015.2实验内容：创建一个简单的MicroBlaze，实现
weixin_34326558
·
2020-08-09 00:34
HDLCompiler:104 Library unit floating_point_v5_0_comp is not available in library
Xilinx
CoreLib 解决一例.
曾经尝试过新建
Xilinx
CoreLib库，然后把floating_point_v5_0_comp添加进去，结果：不行。
weixin_30879169
·
2020-08-09 00:04
Zynq7000开发系列-5（OpenCV开发环境搭建：Ubuntu、Zynq）
Ubuntu14.04.5LTS64bitOpenCV：OpenCV3.1.0、opencv_contribgcc：gccversion4.8.4(Ubuntu4.8.4-2ubuntu1~14.04.3)arm-
xilinx
-linux-gnueabi-gcc
weixin_30868855
·
2020-08-08 23:01
基于verilog的FPGA编程经验总结(
XILINX
ISE工具)
1.用ISE仿真的时候.所用变量一定要初始化.ISE默认初始量为"XXXXX",而Quarters是默认为"00000"的,其实实际上,下到FPGA里后也是默认为0的,只是可以说ISE严谨得令人DT吧.比如说用一个累加器,result=A+B+result,必须保证在某一刻A,B,result都为定值时,之后的数据才不会一直为"XXXXX";2.所有的中间线(就是module间用来传递参数的信号)
weixin_30652491
·
2020-08-08 23:16
如何防止ISE综合时信号不被优化掉
具体在X:\
Xilinx
weiweiliulu
·
2020-08-08 23:09
xilinx
Xilinx
SelectIO：个人整理
详细了解FPGAselectIO是学习FPGA基础，FPGAIO接口标准约束了IO的实现方式。大的分类：单端信号：LVCOMS、LVTTL；差分信号：SSTL、HCTL、LVDS、CML等，注意IObank的VREF使用ØIOBØIDELAY2ØILOGIC2/ISERDES2ØODELAY3ØOLOGIC/OSERDES3ØIO_FIFO1.AllVCCOpinsforagivenI/Obank
u924512005
·
2020-08-08 23:00
FPGA
内核启动错误：use vmalloc= to increase size.
逻辑部分加了一个PCIE-RC组件，启动时发现如下错误：vmapallocationforsize268439552failed:usevmalloc=toincreasesize.
xilinx
-pciea0000000
tea1896
·
2020-08-08 21:50
xilinx-zynq系列开发
Ubuntu下运行
XILINX
ISE
最近在学FPGA，刚开始用的是在windows下的
XILINX
ISE10.1，平时ubuntu用的比较多，而且用起来方便，所以想在ubuntu下装一个
XILINX
ISE，但是发现安装过程比在windows
suochao90
·
2020-08-08 21:34
Linux
xilinx
cordic ip核的使用
转载地址：http://blog.163.com/fantasy_sunny/blog/static/1959182122013113152237210/本文介绍如何使用
xilinx
的CORDIC核生产一个
snowfoxhxm
·
2020-08-08 21:37
xilinx
fpga
Zynq7020 移植opencv
opencv移植到板子上的步骤如下：1、解压opencv压缩包，进入opencv的文件夹2、创建一个
xilinx
.cmake文件，将这个文件放在.
smile_5me
·
2020-08-08 21:30
Xilinx
Zynq7020
Zynq zc702 开发笔记
主要需要下面的这些文件linaroubuntu(rootfs)+ADIfpgareference(system.bit)+BOOT.BIN(includesystem.bitfsbl+uboot.elf)+uboot(
xilinx
huamingshen
·
2020-08-08 21:05
FPGA
Linux
xilinx
配置flash中 使用用户段数据设置笔记
另外参考https://forums.
xilinx
.com/t5/Other-FPGA-Architecture/STARTUPE2-use-case-examples/td-p/770767以及https
huamingshen
·
2020-08-08 21:05
FPGA
玩转Zynq连载32——SDK在线运行裸跑程序
在弹出的RunConfigurations界面中，自动进入
Xilinx
C/C++application(SystemDebugger)-->SystemDebuggeronlocal
ove学习使我快乐
·
2020-08-08 20:12
将最近积累的xfopencv的网址都总结一下，要回家了。换电脑又要重新找
https://forums.
xilinx
.com/t5/SDSoC-Environment-and-reVISION/hls-CvtColor-amp-xf-Threshold/m-p/899203少女
敲啊敲木鱼
·
2020-08-08 20:58
fpga
上一页
34
35
36
37
38
39
40
41
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他