- (九)关于 PrimeTime 时序分析流程和方法
那么菜
芯片静态时序分析那些事PrimeTime
PrimeTime是Synopsys的一个全芯片、门级静态时序分析器。它能分析大规模、同步、数字ASIC的时序。PrimeTime工作在设计的门级层次,并且和Synopsys其它工具整合得很紧密。一基本特点和功能1.1时序检查方面建立和保持时序的检查(Setupandholdchecks)重新覆盖和去除检查(Recoveryandremovalchecks)时钟脉冲宽度检查(Clockpulsew
- Synopsys VCS 编译时,启用debug选项
XtremeDV
IC验证VCSVCSEDA工具
如果你在使用VCS就行仿真工作的时候,对vcs命令提供的一大堆选项,感到困惑,一筹莫展的时候,别担心,记不住,就用vcs-help命令啊,或者查看VCSMXUG。但是今天我要讲的困惑我很久的debug*系列选项,请看看这篇短短的博客吧!如果想在仿真时,使用调试功能,不管后处理调试模式,还是交互式调试模式,首先都需要在编译或者elaboration的时候,使能debug功能。VCSMX为调试模式提供
- 一个Vivado仿真问题的debug
jjzw1990
FPGA调试总结vivadofpga开发vivado
我最近在看Synopsys的MPHY仿真代码,想以此为参考写个能实现PWM-G1功能的MPHY,并应用于ProFPGA原型验证平台。我从中抽取了一部分代码,用Vivado自带的仿真器进行仿真,然后就遇到了一个莫名其妙的问题,谨以此文作为debug记录。一、原始问题涉及到的相关代码如下:第一张图是我从MPHY仿真代码里copy的一个task,用于对MPHY进行参数配置;第二张图是我要配置的MPHY参
- 一. 使用perl对Soc中的digital ip进行lint check
Followex
#perl在ic设计中的应用perllanguageperl硬件架构开发语言
一.使用perl对Soc中的digitalip进行lintcheck1.purpose在SoC芯片设计中,需要用到很多的digitalip。在前端设计来到中后期时,在RTLsignoff之前,需要对rtl进行lintcheck,一般使用的是synopsys家的SpyGlass。如果一个个到对应的ip目录下runSpyGlass软件并查看输出报告是非常费事费力的,而且还不能确定万无一失。因此我们就可
- Synopsys验证VIP学习笔记(1)Memory模型用法
小破同学
UVM学习功能测试芯片
Synopsys的VIP(本文以AXIslave为例)提供了由svt_mem类表示的momory模型,在passive模式下其观测值与寄存器模型类似,会基于总线更新,在active模式下则由slavesequence更新。在配置VIP时,首先要通过svt_axi_system_configuration::set_addr_range()配置每个memory的地址范围,并且可以多次配置。这里在cu
- 1.3 Verilog 环境搭建详解教程
二当家的素材网
Verilog教程fpga开发Verilog
学习Verilog做仿真时,可选择不同仿真环境。FPGA开发环境有Xilinx公司的ISE(目前已停止更新),VIVADO;因特尔公司的QuartusII;ASIC开发环境有Synopsys公司的VCS;很多人也在用IcarusVerilog和GTKwave的方法,更加的轻便。虽然ISE或者QuartusII都会自带仿真器,但功能还是有欠缺。所以,这里介绍下QuartusII+Modelsim联合
- DevSecOps 实践可保持开发人员的速度
网络研究院
网络研究院DevSecOps开发安全团队实践
通过将安全文化引入DevOps环境,DevSecOps旨在尽早且一致地解决安全风险。根据SANS2023DevSecOps调查,DevSecOps是所有专注于软件开发的组织中的关键业务实践和风险管理问题。DevSecOps的重要性也可以从Synopsys的《2023年全球DevSecOps状况》报告中看出,其中1,000名IT专业人员中超过90%的人指出,他们将某种程度的DevSecOps活动纳入
- 网络空间测绘在安全领域的应用(下)
AIwenIPgeolocation
安全网络web安全
3.漏洞感知漏洞感知能力在当今的网络安全领域是至关重要的,而其核心技术之一是漏洞验证技术。通过对漏洞信息与产品版本的关联,系统能够更准确地感知漏洞,但仅仅依靠这种数据关联会引发一系列问题。首先,漏洞是程序中存在的隐患,而在数字化时代,几乎所有由人编写的程序都存在漏洞的可能性。根据Synopsys公司发布的《2020年开源软件风险分析报告》,在审计范围内,高达75%的开源代码库存在漏洞,其中49%甚
- SCA SaaS版本免费
网安 云的小运营
开源软件开源安全安全性测试
根据中国信通院调查数据显示,目前已有超过九成的企业使用开源技术,其中金融、通信等行业的开源组件使用率超过数千个,云计算、大数据开源的应用率超过40%,开源技术已成为主流。“软件吞噬世界,开源吞噬软件”,开源代码已成为企业数字化转型的重要组成部分。随着企业对开源技术的广泛应用,加速数字化转型升级的同时,开源组件安全与合规问题也日益显现——根据Synopsys发布的《2023开源安全和风险分析》报告显
- systemc 学习笔记001-建模准备工作
wa0007
c++嵌入式硬件硬件工程驱动开发fpga开发dsp开发
建模资源SCML强烈推荐使用synopsys建模基础组件库SCML,根据下面的链接获取,目前已经是2.8版本。其中包含了register,memory,parameter,socket,trace等各类建模基础组件。https://www.synopsys.com/cgi-bin/slcw/kits/reg.cgihttps://www.synopsys.com/cgi-bin/slcw/kits
- vivado 使用约束、添加和创建约束文件
cckkppll
fpga开发
使用约束VivadoIDE支持Xilinx设计约束(XDC)和Synopsys设计约束(SDC)文件格式。SDC格式用于定时约束,而XDC格式用于两者时间和物理约束。约束可以包括位置、时间和I/O限制。您可以在设计流程的各个步骤中创建约束,包括RTL分析,综合和实现。有关约束文件、约束集和的详细信息各种类型的约束,请参阅VivadoDesignSuite用户指南:使用约束(UG903)。Vivad
- vcs -xprop的理解
Num One
EDA
一、vcs-xprop简介https://www.synopsys.com/zh-cn/verification/simulation/vcs-xprop.htmlVerilog和VHDL常用于数字设计建模。设计人员使用RTL构造描述硬件行为。然而,某些RTL仿真语义不足以准确地为硬件行为建模。因此,相比实际硬件行为,仿真结果要么太过乐观,要么太过悲观。因为这些语义限制,Verilog和VHDLR
- [Synopsys][vcs工具] vcs_xprop 学习
那么菜
VCS杂记fpga开发
参考原始数据来源synopsys官方地址一.VCSXprop1.目的:提高X相关仿真和调试的效率Verilog和VHDL常用于数字设计建模。设计人员使用RTL构造描述硬件行为。然而,某些RTL仿真语义不足以准确地为硬件行为建模。因此,相比实际硬件行为,仿真结果要么太过乐观,要么太过悲观。因为这些语义限制,Verilog和VHDLRTL仿真器会忽略掉控制信号上的X不定态,在输出上会分配一个固定的数值
- xprop仿真选项对RTL X态传播的影响
尼德兰的喵
芯片前端设计EDA工具使用笔记芯片前端验证verilog
前言vcs仿真时可以通过-xprop=tmerge/xmerge来扩散X态传播,借此来发现一些问题。对于这个选项,synopsys给出的解释是:“Verilog和VHDL常用于数字设计建模。设计人员使用RTL构造描述硬件行为。然而,某些RTL仿真语义不足以准确地为硬件行为建模。因此,相比实际硬件行为,仿真结果要么太过乐观,要么太过悲观。因为这些语义限制,Verilog和VHDLRTL仿真器会忽略掉
- 开源时代:极狐GitLab如何保证软件供应链安全
极小狐
极狐GitLabgitlab开源软件
开源吞噬软件“软件吞噬世界,开源吞噬软件”已经不是一句玩笑话了。根据Synopsys发布的《2021年开源安全和风险分析报告》显示,98%的样本代码库中包含开源代码,75%的样本代码库是由开源代码组成的。上述结果是通过对1500+商业代码库进行分析得出的,开源不仅存在于大家熟知的互联网领域,更在各个行业都有渗透,且使用率都非常高。各行业代码库中开源代码占比的详情可查看下图:图片来源:Synopsy
- synopsys-SDC第三章——时序分析与约束
王_嘻嘻
SDCsdcverilogfpga
synopsys-SDC第二章——综合的基础知识前言一、静态时序分析(STA)二、约束在STA中的作用1.作为声明2.作为断言3.作为指令4.作为异常5.约束的变化三、STA常见问题1.无功能检查2.无声明检查3.要求正确4.常见错误四、延迟计算与STA五、时序路径1.起点与终点2.打断路径3.功能路径和时序路径前言约束常和时序分析紧密相关,所以在学习约束前,先了解一下时序分析的知识一、静态时序分
- vivado 支持的XDC和SDC命令
cckkppll
fpga开发
支持的XDC和SDC命令本附录讨论了支持的Xilinx设计约束(XDC)和Synopsys设计AMDVivado中的约束(SDC)命令™集成设计环境(IDE)。XDC文件中的有效命令支持的SDC命令注意:由于所有AMDTcl命令都支持-quiet和-verbose选项,因此下表没有列出它们。
- 【Synopsys工具使用】2.Verdi的使用
PPRAM
Synopsys硬件工程硬件架构linuxfpga开发Synopsys
文章目录用VCS生成波形文件并用Verdi打开生成fsdb文件使用Verdi查看逻辑原理图用VCS生成波形文件并用Verdi打开 编写Makefile文件:all:findcomfind:find-name"*.v">file.listcom:vcs-full64-sverilog-debug_all-fsdb-ffile.list-lcom.logsim:simv-lsim.logrun_dv
- 用UCLI(TCL)控制verdi dump 波形
Bug_Killer_Master
日常工作技巧verdiuclivcs
UCLI(UnifiedCommand-lineInterface)为Synopsys验证工具了提供一组通用命令,通过UCLI可以执行任意TCL(ToolCommandLanguage)命令。在我们的验证环境中,通常跟ucli打交道的地方是用来控制开始dump和结束dump波形的时间,以及dump的hierarchy。以下是通常的流程和命令。//指定波形文件名字和最大的size(可选)$fsdbD
- Quartus II 13.1的安装及使用
lbaihao
verilogc语言
QuartusII13.1的安装及使用_quartus13.1-CSDN博客1.3Verilog环境搭建|菜鸟教程学习Verilog做仿真时,可选择不同仿真环境。FPGA开发环境有Xilinx公司的ISE(目前已停止更新),VIVADO;因特尔公司的QuartusII;ASIC开发环境有Synopsys公司的VCS;很多人也在用IcarusVerilog和GTKwave的方法,更加的轻便。虽然IS
- 《低功耗方法学》翻译——前言
在路上-正出发
低功耗方法学(Soc)低功耗SOCIC设计
原文作者:MichaelKeating、DavidFlynn、RobertAitken、AlanGibbons•KaijianShi前言《低功耗方法手册》是ARM和Synopsys在商业上以及我们个人之间长达十年的合作成果。1997年,ARM和Synopsys合作开发了一种可综合成为电路的ARM7内核。Dave是项目中ARM方面的负责人;Mike的团队负责项目中Synopsys的部分。这促成了AR
- [verilog] 免费开源的 verilog 仿真工具:icarus verilog
元存储
元带你学:VerilogVerilogfpga开发
主页:元存储博客文章目录前言1.下载2.安装3.安装成功?4.使用总结前言知名的Verilog仿真工具主要为三大主流的产品:mentor的modelsim/questasim,candence的NC-verilog,synopsys的VCS。但都不是免费的,所以我一个都不讲。作为verilog入门学习的仿真工具,有时候只是想调试一个简单的module,怎么做到一个子都不花呢?我帮你找了很久,介绍一
- Synopsys设计环境约束
我喜欢唱跳rap打篮球
本节和下一节将讨论设计环境及其约束的过程,描述了各种广为使用的DC命令和其他可用于综合复杂ASIC设计的约束。请注意介绍的是最常用的选项,建议参考DC使用手册以查询特定命令的所有可用选项的列表或在dc_shell中通过man指令查询。为了从DC得到最佳结果,设计人员应通过描述设计环境、目标和设计规则来系统地约束其设计。约束可包括时序和/或面积信息,通常由设计规范给出。DC运用这些约束条件进行综合并
- 【INTEL(ALTERA)】 quartus使用 F-tile IP 的 Cadence Xcelium* 和 Synopsys VCS* 模拟器上看到详细阐述错误英特尔® FPGA
神仙约架
INTEL(ALTERA)FPGAfpga开发alteraquartusintel
说明由于英特尔®Quartus®PrimeProEdition软件23.3和23.2版本的更改,在使用CadenceXcelium*和SynopsysVCS*模拟器详细阐述时,您可能会看到以下错误:SynopsysVCS*模拟器错误-[ICPD_INIT]非法组合驱动程序/eda/sim_lib/synopsys/ctfb_hssi_atoms_ncrypt.sv、4246150CadenceXc
- 【INTEL(ALTERA)】 quartus使用Nios® V 处理器系统仿真失败,没有打印输出消息
神仙约架
INTEL(ALTERA)FPGAfpga开发quartusintelalterariscv
说明在Synopsys*VCS*和VCS*MX仿真器中模拟由以下位置生成的Nios®V处理器系统时,可能会出现该问题:英特尔®Quartus®PrimeProEdition软件版本23.1至23.4,或英特尔®Quartus®PrimeStandardEdition软件版本23.1std这是由于模拟器中的X传播支持。解决方法要解决此问题,请执行以下步骤:关闭处理器内核上的X传播功能,从Platfo
- uvm 平台搭建3 - 安装VCS SCL
zenos876
前面做好linux系统的安装之后,这里开始安装一些相关的验证工具准备:VCS(TM)是Synopsys全系列功能验证解决方案的一部分,支持Verilog,VHDL,混合HDL和复杂SoC设计的混合信号仿真。SCL是synopsys软件license管理工具。Synopsys_Installer:Synopsys的软件通过Synopsys提供的installer安装scl_keygen:window
- Hspice 2019+WaveView 2018+CosmosScope 2017在Windows系统上的下载与安装配置和仿真
Mr_ICer
windows
目录前言一、Synopsys的许可管理工具Scl安装二、Hspice安装三、WaveView安装四、CosmosScope安装五、工具使用配置(一)生成许可文件(二)PATCH(三)配置许可六、仿真和查看波形总结前言(一)Hspice工具:HSPICE是Synopsys公司推出的一款用于电路仿真和分析的工具,它是业界广泛使用的先进模拟电路仿真器之一。HSPICE在各种应用领域中都有着重要的地位和广
- 新思科技助力中国信息通信研究院发布业内首个《开源生态白皮书》
IaminChinanow
2020年10月16日,美国新思科技公司(Synopsys)参加2020OSCAR开源产业大会并发表主题演讲。值得一提的是,新思科技件组成分析工具BlackDuck高分通过中国信息通信研究院的开源工具的本地化方案评测。BlackDuck在此次严苛的评估中表现优异,开源组件检出率高达95%。开源是构建软件应用的基础,如果没有有效的方法来跟踪和管理它,企业将面临使用开源所带来的安全、许可证合规性和代码
- 数字集成电路布图前准备
我喜欢唱跳rap打篮球
综合工具和布局布线(Place&Route)工具(布图工具)之间存在明确定义的接口,Synopsys称这个接口为LinkstoLayout或LTL。几乎所有的设计都需要LTL接口实施布图后优化(PLO),此外,为了成功地完成布图,还需要考虑时钟树综合的问题。假设用户已经综合和优化了一个设计,且该设计满足所有的时序和面积要求。现在问题产生了,“用于布图前优化的估计线载模型有多么接近从版图实际提取的数
- Critical Warning: Synopsys Design Constraints File file notfound: 'CMTT.sdc'. A Synopsys Design Cons
亦可西
FPGAQuartusIIquartus静态时序分析时序约束
在使用quartusii进行FPGA开发时,遇到如下警告信息:CriticalWarning:SynopsysDesignConstraintsFilefilenotfound:'CMTT.sdc'.ASynopsysDesignConstraintsFileisrequiredbytheTimeQuestTimingAnalyzertogetpropertimingconstraints.Wit
- jvm调优总结(从基本概念 到 深度优化)
oloz
javajvmjdk虚拟机应用服务器
JVM参数详解:http://www.cnblogs.com/redcreen/archive/2011/05/04/2037057.html
Java虚拟机中,数据类型可以分为两类:基本类型和引用类型。基本类型的变量保存原始值,即:他代表的值就是数值本身;而引用类型的变量保存引用值。“引用值”代表了某个对象的引用,而不是对象本身,对象本身存放在这个引用值所表示的地址的位置。
- 【Scala十六】Scala核心十:柯里化函数
bit1129
scala
本篇文章重点说明什么是函数柯里化,这个语法现象的背后动机是什么,有什么样的应用场景,以及与部分应用函数(Partial Applied Function)之间的联系 1. 什么是柯里化函数
A way to write functions with multiple parameter lists. For instance
def f(x: Int)(y: Int) is a
- HashMap
dalan_123
java
HashMap在java中对很多人来说都是熟的;基于hash表的map接口的非同步实现。允许使用null和null键;同时不能保证元素的顺序;也就是从来都不保证其中的元素的顺序恒久不变。
1、数据结构
在java中,最基本的数据结构无外乎:数组 和 引用(指针),所有的数据结构都可以用这两个来构造,HashMap也不例外,归根到底HashMap就是一个链表散列的数据
- Java Swing如何实时刷新JTextArea,以显示刚才加append的内容
周凡杨
java更新swingJTextArea
在代码中执行完textArea.append("message")后,如果你想让这个更新立刻显示在界面上而不是等swing的主线程返回后刷新,我们一般会在该语句后调用textArea.invalidate()和textArea.repaint()。
问题是这个方法并不能有任何效果,textArea的内容没有任何变化,这或许是swing的一个bug,有一个笨拙的办法可以实现
- servlet或struts的Action处理ajax请求
g21121
servlet
其实处理ajax的请求非常简单,直接看代码就行了:
//如果用的是struts
//HttpServletResponse response = ServletActionContext.getResponse();
// 设置输出为文字流
response.setContentType("text/plain");
// 设置字符集
res
- FineReport的公式编辑框的语法简介
老A不折腾
finereport公式总结
FINEREPORT用到公式的地方非常多,单元格(以=开头的便被解析为公式),条件显示,数据字典,报表填报属性值定义,图表标题,轴定义,页眉页脚,甚至单元格的其他属性中的鼠标悬浮提示内容都可以写公式。
简单的说下自己感觉的公式要注意的几个地方:
1.if语句语法刚接触感觉比较奇怪,if(条件式子,值1,值2),if可以嵌套,if(条件式子1,值1,if(条件式子2,值2,值3)
- linux mysql 数据库乱码的解决办法
墙头上一根草
linuxmysql数据库乱码
linux 上mysql数据库区分大小写的配置
lower_case_table_names=1 1-不区分大小写 0-区分大小写
修改/etc/my.cnf 具体的修改内容如下:
[client]
default-character-set=utf8
[mysqld]
datadir=/var/lib/mysql
socket=/va
- 我的spring学习笔记6-ApplicationContext实例化的参数兼容思想
aijuans
Spring 3
ApplicationContext能读取多个Bean定义文件,方法是:
ApplicationContext appContext = new ClassPathXmlApplicationContext(
new String[]{“bean-config1.xml”,“bean-config2.xml”,“bean-config3.xml”,“bean-config4.xml
- mysql 基准测试之sysbench
annan211
基准测试mysql基准测试MySQL测试sysbench
1 执行如下命令,安装sysbench-0.5:
tar xzvf sysbench-0.5.tar.gz
cd sysbench-0.5
chmod +x autogen.sh
./autogen.sh
./configure --with-mysql --with-mysql-includes=/usr/local/mysql
- sql的复杂查询使用案列与技巧
百合不是茶
oraclesql函数数据分页合并查询
本片博客使用的数据库表是oracle中的scott用户表;
------------------- 自然连接查询
查询 smith 的上司(两种方法)
&
- 深入学习Thread类
bijian1013
javathread多线程java多线程
一. 线程的名字
下面来看一下Thread类的name属性,它的类型是String。它其实就是线程的名字。在Thread类中,有String getName()和void setName(String)两个方法用来设置和获取这个属性的值。
同时,Thr
- JSON串转换成Map以及如何转换到对应的数据类型
bijian1013
javafastjsonnet.sf.json
在实际开发中,难免会碰到JSON串转换成Map的情况,下面来看看这方面的实例。另外,由于fastjson只支持JDK1.5及以上版本,因此在JDK1.4的项目中可以采用net.sf.json来处理。
一.fastjson实例
JsonUtil.java
package com.study;
impor
- 【RPC框架HttpInvoker一】HttpInvoker:Spring自带RPC框架
bit1129
spring
HttpInvoker是Spring原生的RPC调用框架,HttpInvoker同Burlap和Hessian一样,提供了一致的服务Exporter以及客户端的服务代理工厂Bean,这篇文章主要是复制粘贴了Hessian与Spring集成一文,【RPC框架Hessian四】Hessian与Spring集成
在
【RPC框架Hessian二】Hessian 对象序列化和反序列化一文中
- 【Mahout二】基于Mahout CBayes算法的20newsgroup的脚本分析
bit1129
Mahout
#!/bin/bash
#
# Licensed to the Apache Software Foundation (ASF) under one or more
# contributor license agreements. See the NOTICE file distributed with
# this work for additional information re
- nginx三种获取用户真实ip的方法
ronin47
随着nginx的迅速崛起,越来越多公司将apache更换成nginx. 同时也越来越多人使用nginx作为负载均衡, 并且代理前面可能还加上了CDN加速,但是随之也遇到一个问题:nginx如何获取用户的真实IP地址,如果后端是apache,请跳转到<apache获取用户真实IP地址>,如果是后端真实服务器是nginx,那么继续往下看。
实例环境: 用户IP 120.22.11.11
- java-判断二叉树是不是平衡
bylijinnan
java
参考了
http://zhedahht.blog.163.com/blog/static/25411174201142733927831/
但是用java来实现有一个问题。
由于Java无法像C那样“传递参数的地址,函数返回时能得到参数的值”,唯有新建一个辅助类:AuxClass
import ljn.help.*;
public class BalancedBTree {
- BeanUtils.copyProperties VS PropertyUtils.copyProperties
诸葛不亮
PropertyUtilsBeanUtils
BeanUtils.copyProperties VS PropertyUtils.copyProperties
作为两个bean属性copy的工具类,他们被广泛使用,同时也很容易误用,给人造成困然;比如:昨天发现同事在使用BeanUtils.copyProperties copy有integer类型属性的bean时,没有考虑到会将null转换为0,而后面的业
- [金融与信息安全]最简单的数据结构最安全
comsci
数据结构
现在最流行的数据库的数据存储文件都具有复杂的文件头格式,用操作系统的记事本软件是无法正常浏览的,这样的情况会有什么问题呢?
从信息安全的角度来看,如果我们数据库系统仅仅把这种格式的数据文件做异地备份,如果相同版本的所有数据库管理系统都同时被攻击,那么
- vi区段删除
Cwind
linuxvi区段删除
区段删除是编辑和分析一些冗长的配置文件或日志文件时比较常用的操作。简记下vi区段删除要点备忘。
vi概述
引文中并未将末行模式单独列为一种模式。单不单列并不重要,能区分命令模式与末行模式即可。
vi区段删除步骤:
1. 在末行模式下使用:set nu显示行号
非必须,随光标移动vi右下角也会显示行号,能够正确找到并记录删除开始行
- 清除tomcat缓存的方法总结
dashuaifu
tomcat缓存
用tomcat容器,大家可能会发现这样的问题,修改jsp文件后,但用IE打开 依然是以前的Jsp的页面。
出现这种现象的原因主要是tomcat缓存的原因。
解决办法如下:
在jsp文件头加上
<meta http-equiv="Expires" content="0"> <meta http-equiv="kiben&qu
- 不要盲目的在项目中使用LESS CSS
dcj3sjt126com
Webless
如果你还不知道LESS CSS是什么东西,可以看一下这篇文章,是我一朋友写给新人看的《CSS——LESS》
不可否认,LESS CSS是个强大的工具,它弥补了css没有变量、无法运算等一些“先天缺陷”,但它似乎给我一种错觉,就是为了功能而实现功能。
比如它的引用功能
?
.rounded_corners{
- [入门]更上一层楼
dcj3sjt126com
PHPyii2
更上一层楼
通篇阅读完整个“入门”部分,你就完成了一个完整 Yii 应用的创建。在此过程中你学到了如何实现一些常用功能,例如通过 HTML 表单从用户那获取数据,从数据库中获取数据并以分页形式显示。你还学到了如何通过 Gii 去自动生成代码。使用 Gii 生成代码把 Web 开发中多数繁杂的过程转化为仅仅填写几个表单就行。
本章将介绍一些有助于更好使用 Yii 的资源:
- Apache HttpClient使用详解
eksliang
httpclienthttp协议
Http协议的重要性相信不用我多说了,HttpClient相比传统JDK自带的URLConnection,增加了易用性和灵活性(具体区别,日后我们再讨论),它不仅是客户端发送Http请求变得容易,而且也方便了开发人员测试接口(基于Http协议的),即提高了开发的效率,也方便提高代码的健壮性。因此熟练掌握HttpClient是很重要的必修内容,掌握HttpClient后,相信对于Http协议的了解会
- zxing二维码扫描功能
gundumw100
androidzxing
经常要用到二维码扫描功能
现给出示例代码
import com.google.zxing.WriterException;
import com.zxing.activity.CaptureActivity;
import com.zxing.encoding.EncodingHandler;
import android.app.Activity;
import an
- 纯HTML+CSS带说明的黄色导航菜单
ini
htmlWebhtml5csshovertree
HoverTree带说明的CSS菜单:纯HTML+CSS结构链接带说明的黄色导航
在线体验效果:http://hovertree.com/texiao/css/1.htm代码如下,保存到HTML文件可以看到效果:
<!DOCTYPE html >
<html >
<head>
<title>HoverTree
- fastjson初始化对性能的影响
kane_xie
fastjson序列化
之前在项目中序列化是用thrift,性能一般,而且需要用编译器生成新的类,在序列化和反序列化的时候感觉很繁琐,因此想转到json阵营。对比了jackson,gson等框架之后,决定用fastjson,为什么呢,因为看名字感觉很快。。。
网上的说法:
fastjson 是一个性能很好的 Java 语言实现的 JSON 解析器和生成器,来自阿里巴巴的工程师开发。
- 基于Mybatis封装的增删改查实现通用自动化sql
mengqingyu
DAO
1.基于map或javaBean的增删改查可实现不写dao接口和实现类以及xml,有效的提高开发速度。
2.支持自定义注解包括主键生成、列重复验证、列名、表名等
3.支持批量插入、批量更新、批量删除
<bean id="dynamicSqlSessionTemplate" class="com.mqy.mybatis.support.Dynamic
- js控制input输入框的方法封装(数字,中文,字母,浮点数等)
qifeifei
javascript js
在项目开发的时候,经常有一些输入框,控制输入的格式,而不是等输入好了再去检查格式,格式错了就报错,体验不好。 /** 数字,中文,字母,浮点数(+/-/.) 类型输入限制,只要在input标签上加上 jInput="number,chinese,alphabet,floating" 备注:floating属性只能单独用*/
funct
- java 计时器应用
tangqi609567707
javatimer
mport java.util.TimerTask; import java.util.Calendar; public class MyTask extends TimerTask { private static final int
- erlang输出调用栈信息
wudixiaotie
erlang
在erlang otp的开发中,如果调用第三方的应用,会有有些错误会不打印栈信息,因为有可能第三方应用会catch然后输出自己的错误信息,所以对排查bug有很大的阻碍,这样就要求我们自己打印调用的栈信息。用这个函数:erlang:process_display (self (), backtrace).需要注意这个函数只会输出到标准错误输出。
也可以用这个函数:erlang:get_s