- FPGA随记——仿真时钟
一口一口吃成大V
FPGA随记fpga开发
一、普通时钟信号:1、基于initial语句的方法:parameterclk_period=10;regclk;initialbeginclk=0;forever#(clk_period/2)clk=~clk;end2、基于always语句的方法:parameterclk_period=10;regclk;initialclk=0;always#(clk_period/2)clk=~clk;二、自
- gd32 定时器时钟_【GD32F350开发分享二】GD32F350时钟配置,非常重要
weixin_39875675
gd32定时器时钟
/*systemfrequencydefine*/#define__IRC8M(IRC8M_VALUE)/*internal8MHzRCoscillatorfrequency*/#define__HXTAL(HXTAL_VALUE)/*highspeedcrystaloscillatorfrequency*/#define__SYS_OSC_CLK(__IRC8M)/*mainoscillator
- FPGA上板项目(四)——FIFO测试
_做个辣妹
FPGAfpga开发
目录实验内容实验原理FIFOIP核时序绘制HDL代码仿真综合实现上板测试实验内容理解FIFO原理调用FIFOIP核完成数据读写实验原理FIFO:FirstInFirstOut,先入先出式数据缓冲器,用来实现数据先入先出的读写方式。可分类为同步FIFO和异步FIFO,读写时钟相同即为同步FIFO,读写时钟不同即为异步FIFO。FIFO框图:FIFO端口定义与说明:写端口说明读端口说明wr_clk写时
- 【SOC】DMA时钟使用限制
Lambor_Ma
SoCfpga开发单片机嵌入式硬件SoC
#工作记录#先给出结论:在使用异步的时候DMA的配置时钟不要快于dma_core_clk。当使用DMA的时候,寄存器配置使用的是AHB接口,会使用config配置时钟频率。DMA内部还有一个dma_core_clk提供给core使用。DMA针对配置时钟和core时钟有两种工作模式,一种是异步,一种是同步。当使用同步的时候,不需要将AHB的信号同步到core时钟域。但是使用异步的时候,针对写寄存器的
- 【合泰HT32串口控制多路舵机】
小殷学长
合泰ht32ht32串口
合泰HT32串口控制多路舵机前面完成了HT32GPTM定时器的多路PWM舵机的控制,在此基础之上加入串口控制,后面会在加上蓝牙和WiFi实现远程控制。定时器和舵机相关配置不在重复如果还没有看的请前往前一篇。HT32多路PWM舵机控制usart.h#ifndef_UART_H#define_UART_H#include"ht32f5xxxx_01.h"#include#defineCOM_CLK(C
- 15 ABC基于状态机的按键消抖原理与状态转移图
Dale_e
fpga开发笔记经验分享学习verilog学习
1.基于状态机的按键消抖1.1什么是按键?从按键结构图10-1可知,按键按下时,接点(端子)与导线接通,松开时,由于弹簧的反作用力,接点(端子)与导线断开。从原理图10-2可知,按键按下时为低电平,未按下为高电平1.2为什么要消抖?1.3基于按键消抖的状态转移图2.写设计代码,仿真代码并仿真(未使用随机函数的测试)1.设计代码modulekey_filter(clk,rstn,key,//key_
- 【转载】高速信号关键信号的布线要求
山里天空蓝
高速设计关键信号时钟接口
关键信号的识别关键信号通常包括以下信号:时钟信号(*CLK*),复位信号(*rest*,*rst*),JTAG信号(*TCK*)部分关键信号布线要求汇总一、时钟信号布线要求在数字电路设计中,时钟信号是一种在高态与低态之间振荡的信号,决定着电路的性能。时钟电路在数字电路中点有重要地位,同时又是产生电磁辐射的主要来源。时钟的处理方法也是在PCB布线时需要特别重视的。在一开始就理清时钟树,明确各种时钟之
- 电路的时序
Followex
SoC/ASIC设计原理fpga开发
延时路径:3条通道.从输入端口到寄存器,in2reg.从寄存器到寄存器,reg2reg.从寄存器到输出端口,reg2out.路径2不仅包括从寄存器AA到寄存器BB的走线,还包括寄存器内部从clk到Q端的延时,即一个信号从被采样到被输出,中间的延迟。分析时序(Timing),就是3种路径上的延时是否满足寄存器的要求,因此分析工具会先辨认出一个设计中有哪些路径,然后将每条路径进行时序分析。路径的端点只
- pipeline流水线
Followex
SoC/ASIC设计原理硬件架构
pipelien流水线clk级流水线function/block级流水线(ping-pong/fifo)pipelinebubblepipelinehazard
- stm32 GPIO口设置
m0_62730727
stm32
一、在配置端口之前首先要完成以下事情:1、自己新建好工程、配置好时钟2、准备好一个端口已经配置好的模版3、在工程中先打开:main.cstm32f4xx_hal_gpio.hstm32f4xx_hal_gpio.c二、使能端口时钟调用函数:__HAL_RCC_GPIOF_CLK_ENABLE();这样GPIOF的时钟就使能了三、配置好端口初始化在stm32f4xx_hal_gpio.h中找到端口初
- 12 ABC串口接收原理与思路
Dale_e
verilog学习fpga开发笔记学习经验分享
1.串口接收原理基本原理:通过数据起始位判断要是否要开始接收的数据,通过采样的方式确定每一位数据是0还是1。如何判断数据起始位到来:通过边沿检测电路检测起始信号的下降沿如何采样:一位数据采多次,统计得到高电平出现的次数,次数多的就是该位的电平值2.自己写的代码(不完善)设计代码moduleuart_byte_rx(clk,rstn,uart_byte_rx,blaud_set,data,rx_do
- Multisim14.0仿真(五十)基于CD4518的计数器设计
colin工作室
Multisim仿真fpga开发
一、CD4518简介:CD4518是二、十进制(8421编码)同步加计数器,内含两个单元的加计数器。每单个单元有两个时钟输入端CLK和EN,可用时钟脉冲的上升沿或下降沿触发。可知,若用ENABLE信号下降沿触发,触发信号由EN端输入,CLK端置“0”;若用CL℃K信号上升沿触发,触发信号由CL℃K端输入,ENABLE端置“1”。RESET端是清零端,RESET端置“1”时,计数器各端输出端Q1~Q
- FPGA_工程_基于Rom的VGA图像显示
哈呀_fpga
fpga开发fpga学习图像处理信号处理x系统架构
一工程框图框图中,CLK_in,Vga_ctrl,Vga_pic模块已有,只需要对顶层模块进行修改,并将romip例化添加到Vga_pic模块的.v文件中,对Vga_pic的.v文件进行一定修改。二理论补充显示图像的方法:使用matlab将图像格式转化为,.mif数据文件,再使用.mif数据文件对Rom进行初始化。三信号Vga_pic模块修改后框图
- STM32——LCD(1)认识
CXDNW
stm32嵌入式硬件单片机笔记LCD
目录一、初识LCD1.LCD介绍2.显示器的分类3.像素4.LED和OLED显示器5.显示器的基本参数(1)像素(2)分辨率(3)色彩深度(4)显示器尺寸(5)点距二、液晶控制构成三、液晶面板的控制信号1.LCD接口信号分类2.控制信号(1)RGB信号线(2)同步时钟信号CLK(3)水平同步信号HSYNC(4)垂直同步信号VSYNC(5)数据使能信号DE四、液晶数据传输时序五、显存一、初识LCD1
- Vivado -RAM
Les baleines tombent
fpga开发
ip_ram定义了一个名为ip_ram的模块,该模块具有以下端口:sys_clk:系统时钟输入。sys_rst_n:系统复位输入。moduleip_ram(inputsys_clk,inputsys_rst_n);wireram_en;wireram_wea;wire[4:0]ram_addr;wire[7:0]ram_wr_data;wire[7:0]ram_rd_data;ram_rw模块包含
- FPGA_工程_按键控制的基于Rom数码管显示
哈呀_fpga
fpga开发fpga图像处理学习信号处理系统架构
一信号框图:其中key_filterseg_595_dynamic均为已有模块,直接例化即可使用,rom_8*256模块,调用romip实现。Rom_ctrl模块需要重新编写。波形图:二代码modulekey_fliter#(parameterCNT_MAX=24'd9_999_999(inputwiresys_clk,inputwiresys_rst_n,inputwirekey1,inputw
- FPGA_计数与点灯_奇分频
哈呀_fpga
fpgafpga开发fpga图像处理学习信号处理系统架构
一理论分频器,分为偶数分频,奇数分频,和计数器非常类似。分频器就是把输入信号频率变成倍数低于输入频率的输出信号。二电路开发板:输出信号输出至开发板拓展io口,使用示波器显示波形,检测信号频率。三信号框图:波形图:四代码moduledivider_six(inputwiresys_clk,inputwiresys_rst_n,outputwireclk_out);reg[2:0]cnt;//定义中间
- FPGA_简单工程_流水灯
哈呀_fpga
fpgafpga开发fpga学习图像处理信号处理系统架构
一理论几个led灯依次被点亮,即为流水灯。二开发板:使用fpga开发板上led灯。在一定的时间间隔内依次亮起。原理图:led灯低电平控制下处于点亮状态。三信号框图:波形图:四代码modulewater_led#(parameterCNT_MAX=25'd24_999_999)(inputwiresys_clk,inputwiresys_rst_n,outputwire[3:0]led_out);r
- Vivado-IP核
Les baleines tombent
fpga开发
Vivado-IP核主程序`timescale1ns/1ps////moduleip_clk_wiz(inputsys_clk,inputsys_rst_n,outputclk_out1,outputclk_out2,outputclk_out3,outputclk_out4,outputlocked);clk_wiz_0instance_name(//Clockoutports.clk_out1
- 累加器代码
qq_39065574
modulecounter(co,reset,data,ci,clk);parameterN=4;outputco;inputreset,ci,clk;input[N-1:0]data;reg[N-1:0]q;//Âß¼¹¦ÄÜÃèÊöalways@(posedgeclk)beginif(reset)q<=0;//elseif(ci)q<=q+1;endassignco=(q==data-1)&&
- 带有同步清0、同步置1的D触发器模块描述及其Testbench测试
shuidetiankong
FPGA学习D触发器同步复位置位D触发器Verilog
1、Verilog描述具有有异步清0、异步置1的D触发器//同步复位、置位D触发器模块描述moduleD_synctrigger(clk,rst,set,D,Q);inputclk,rst,set,D;outputQ;regQ;//寄存器定义always@(posedgeclk)beginif(rst)//同步清0,高有效beginQ<=1'b0;endelseif(set)//同步置1,高有效b
- 【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发
文章目录带同步复位的D触发器Verilog代码testbench代码编译及仿真问题小结带同步复位的D触发器同步复位:复位只能发生在在clk信号的上升沿,若clk信号出现问题,则无法进行复位。Verilog代码//timescaleins/1nsmoduleflopr(inputrstn,inputclk,input[3:0]d,output[3:0]q);reg[3:0]q_out;//synch
- Xilinx 黑金ZYNQ开发板AX7020,利用VIVADO进行FPGA程序烧录
weixin_48793386
FPGAZYNQfpga开发
参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。(1)创建工程,步骤与SDK实验篇中的步骤一致;配置PS端时应该可以只选需要的加载方式,如QSPI或者SD,我目前是两种都勾选了,但是只用了QSPI方式。第一章,1.2.(1)-1.2.(11)00:00(2)通过“RunBlockAutomation”完成端口导出,连接FCLK_CLK0到M_AXI_GP0_ACLK,然后保存,创建
- 基于stm32F4 HAL固件库16BIT DAC AD5676驱动代码
zd845101500
stm32-HAL库stm32硬件设计相关stm32单片机嵌入式硬件
AD5676为单片8通道DAC,此程序同时驱动两片DAC硬件链接上,两片DAC共用MOSI,MISO,SPI_CLK,LDAC引脚。不共用SYNC,RESET引脚。使用的引脚在H文件中有定义。/**Copyright2021MinchulJun(
[email protected]).Allrightsreserved.**Redistributionanduseinsourceandbinaryf
- vivado: [VRFC 10-3236] concurrent assignment to a non-net ‘clk_5hz‘ is not permitted
叫我Mr. Zhang
fpga开发
写仿真文件的时候报错,原因是变量'clk_5hz'在被测模块中是输出变量,应该赋值为wire类型。
- 51单片机重定向printf函数 打印数值不正确问题
咸鱼丶的自我修养
单片机
串口一重定向printf函数#include#include#include"usart.h"//函数的声明文件#defineboud9600#definesys_clk11059200//UART1初始化voidUart1Init(void){PCON&=0x7F;//波特率不倍速SCON=0x50;//8位数据,可变波特率AUXR|=0x04;//1T模式BRT=256-(int)(sys_c
- 基于Robei EDA--边沿检测电路
悲喜自渡721
fpga开发
一、上来画波形图上升沿检测{signal:[{name:'clk',wave:'p.........|............'},{name:'rerset',wave:'lh......|..............'},{name:'a',wave:'l......hl..'},{name:'a_dly',wave:'l.......hl..'},{name:'a_dly~',wave:'h
- 40G/50G 高速网络接口
ime2224
fpga开发
采用AXIS-Stream接口结构图如下:256位AXI4-Stream端口在“Configuration”选项卡下选中“EthernetMAC+PCS/PMAwiththe256-bitAXI4-Stream”选项时,本节下所述端口可用。AXI4_Stream发射接口-256位信号信号I/O时钟域描述tx_clk_out输出AXI发射时钟。所有TX信号均以此时钟为参考tx_axis_tready
- ESP32驱动LAN8720网卡
荻夜
ESP32嵌入式物联网
简介ESP32使用内置的MAC驱动外置的PHY(LAN8720),软件和版本为ESP-IDF-V4.3连接ESP32和LAN8720接线示意图如下图所示,其中GPIO17可不接接线线序以下引脚不能更改线序:GPIORMIISignalESP32EMACFunction0REF_CLKEMAC_TX_CLK21TX_ENEMAC_TX_EN19TX0EMAC_TXD022TX1EMAC_TXD125
- SD NAND的CLK引脚的注意事项和走线规范
MK米客方德
嵌入式T卡SDNANDNANDflash单片机fpga开发stm32嵌入式硬件嵌入式实时数据库
CLK的作用和注意事项SDNAND的时钟引脚(CLK)的作用是提供一个时钟信号,用于同步数据传输。时钟信号是由主设备(如微控制器或存储控制器)提供的,用于确保SDNAND和主设备之间的数据交换是按照相同的时序进行的。1、时钟频率:CLK信号的频率取决于TF卡和主设备之间的通信协议和速率。时钟频率不能超过TF卡规格中定义的最大工作频率,否则可能导致通信错误或数据丢失。2、时序要求:时钟信号的上升沿和
- 强大的销售团队背后 竟然是大数据分析的身影
蓝儿唯美
数据分析
Mark Roberge是HubSpot的首席财务官,在招聘销售职位时使用了大量数据分析。但是科技并没有挤走直觉。
大家都知道数理学家实际上已经渗透到了各行各业。这些热衷数据的人们通过处理数据理解商业流程的各个方面,以重组弱点,增强优势。
Mark Roberge是美国HubSpot公司的首席财务官,HubSpot公司在构架集客营销现象方面出过一份力——因此他也是一位数理学家。他使用数据分析
- Haproxy+Keepalived高可用双机单活
bylijinnan
负载均衡keepalivedhaproxy高可用
我们的应用MyApp不支持集群,但要求双机单活(两台机器:master和slave):
1.正常情况下,只有master启动MyApp并提供服务
2.当master发生故障时,slave自动启动本机的MyApp,同时虚拟IP漂移至slave,保持对外提供服务的IP和端口不变
F5据说也能满足上面的需求,但F5的通常用法都是双机双活,单活的话还没研究过
服务器资源
10.7
- eclipse编辑器中文乱码问题解决
0624chenhong
eclipse乱码
使用Eclipse编辑文件经常出现中文乱码或者文件中有中文不能保存的问题,Eclipse提供了灵活的设置文件编码格式的选项,我们可以通过设置编码 格式解决乱码问题。在Eclipse可以从几个层面设置编码格式:Workspace、Project、Content Type、File
本文以Eclipse 3.3(英文)为例加以说明:
1. 设置Workspace的编码格式:
Windows-&g
- 基础篇--resources资源
不懂事的小屁孩
android
最近一直在做java开发,偶尔敲点android代码,突然发现有些基础给忘记了,今天用半天时间温顾一下resources的资源。
String.xml 字符串资源 涉及国际化问题
http://www.2cto.com/kf/201302/190394.html
string-array
- 接上篇补上window平台自动上传证书文件的批处理问卷
酷的飞上天空
window
@echo off
: host=服务器证书域名或ip,需要和部署时服务器的域名或ip一致 ou=公司名称, o=公司名称
set host=localhost
set ou=localhost
set o=localhost
set password=123456
set validity=3650
set salias=s
- 企业物联网大潮涌动:如何做好准备?
蓝儿唯美
企业
物联网的可能性也许是无限的。要找出架构师可以做好准备的领域然后利用日益连接的世界。
尽管物联网(IoT)还很新,企业架构师现在也应该为一个连接更加紧密的未来做好计划,而不是跟上闸门被打开后的集成挑战。“问题不在于物联网正在进入哪些领域,而是哪些地方物联网没有在企业推进,” Gartner研究总监Mike Walker说。
Gartner预测到2020年物联网设备安装量将达260亿,这些设备在全
- spring学习——数据库(mybatis持久化框架配置)
a-john
mybatis
Spring提供了一组数据访问框架,集成了多种数据访问技术。无论是JDBC,iBATIS(mybatis)还是Hibernate,Spring都能够帮助消除持久化代码中单调枯燥的数据访问逻辑。可以依赖Spring来处理底层的数据访问。
mybatis是一种Spring持久化框架,要使用mybatis,就要做好相应的配置:
1,配置数据源。有很多数据源可以选择,如:DBCP,JDBC,aliba
- Java静态代理、动态代理实例
aijuans
Java静态代理
采用Java代理模式,代理类通过调用委托类对象的方法,来提供特定的服务。委托类需要实现一个业务接口,代理类返回委托类的实例接口对象。
按照代理类的创建时期,可以分为:静态代理和动态代理。
所谓静态代理: 指程序员创建好代理类,编译时直接生成代理类的字节码文件。
所谓动态代理: 在程序运行时,通过反射机制动态生成代理类。
一、静态代理类实例:
1、Serivce.ja
- Struts1与Struts2的12点区别
asia007
Struts1与Struts2
1) 在Action实现类方面的对比:Struts 1要求Action类继承一个抽象基类;Struts 1的一个具体问题是使用抽象类编程而不是接口。Struts 2 Action类可以实现一个Action接口,也可以实现其他接口,使可选和定制的服务成为可能。Struts 2提供一个ActionSupport基类去实现常用的接口。即使Action接口不是必须实现的,只有一个包含execute方法的P
- 初学者要多看看帮助文档 不要用js来写Jquery的代码
百合不是茶
jqueryjs
解析json数据的时候需要将解析的数据写到文本框中, 出现了用js来写Jquery代码的问题;
1, JQuery的赋值 有问题
代码如下: data.username 表示的是: 网易
$("#use
- 经理怎么和员工搞好关系和信任
bijian1013
团队项目管理管理
产品经理应该有坚实的专业基础,这里的基础包括产品方向和产品策略的把握,包括设计,也包括对技术的理解和见识,对运营和市场的敏感,以及良好的沟通和协作能力。换言之,既然是产品经理,整个产品的方方面面都应该能摸得出门道。这也不懂那也不懂,如何让人信服?如何让自己懂?就是不断学习,不仅仅从书本中,更从平时和各种角色的沟通
- 如何为rich:tree不同类型节点设置右键菜单
sunjing
contextMenutreeRichfaces
组合使用target和targetSelector就可以啦,如下: <rich:tree id="ruleTree" value="#{treeAction.ruleTree}" var="node" nodeType="#{node.type}"
selectionChangeListener=&qu
- 【Redis二】Redis2.8.17搭建主从复制环境
bit1129
redis
开始使用Redis2.8.17
Redis第一篇在Redis2.4.5上搭建主从复制环境,对它的主从复制的工作机制,真正的惊呆了。不知道Redis2.8.17的主从复制机制是怎样的,Redis到了2.4.5这个版本,主从复制还做成那样,Impossible is nothing! 本篇把主从复制环境再搭一遍看看效果,这次在Unbuntu上用官方支持的版本。 Ubuntu上安装Red
- JSONObject转换JSON--将Date转换为指定格式
白糖_
JSONObject
项目中,经常会用JSONObject插件将JavaBean或List<JavaBean>转换为JSON格式的字符串,而JavaBean的属性有时候会有java.util.Date这个类型的时间对象,这时JSONObject默认会将Date属性转换成这样的格式:
{"nanos":0,"time":-27076233600000,
- JavaScript语言精粹读书笔记
braveCS
JavaScript
【经典用法】:
//①定义新方法
Function .prototype.method=function(name, func){
this.prototype[name]=func;
return this;
}
//②给Object增加一个create方法,这个方法创建一个使用原对
- 编程之美-找符合条件的整数 用字符串来表示大整数避免溢出
bylijinnan
编程之美
import java.util.LinkedList;
public class FindInteger {
/**
* 编程之美 找符合条件的整数 用字符串来表示大整数避免溢出
* 题目:任意给定一个正整数N,求一个最小的正整数M(M>1),使得N*M的十进制表示形式里只含有1和0
*
* 假设当前正在搜索由0,1组成的K位十进制数
- 读书笔记
chengxuyuancsdn
读书笔记
1、Struts访问资源
2、把静态参数传递给一个动作
3、<result>type属性
4、s:iterator、s:if c:forEach
5、StringBuilder和StringBuffer
6、spring配置拦截器
1、访问资源
(1)通过ServletActionContext对象和实现ServletContextAware,ServletReque
- [通讯与电力]光网城市建设的一些问题
comsci
问题
信号防护的问题,前面已经说过了,这里要说光网交换机与市电保障的关系
我们过去用的ADSL线路,因为是电话线,在小区和街道电力中断的情况下,只要在家里用笔记本电脑+蓄电池,连接ADSL,同样可以上网........
 
- oracle 空间RESUMABLE
daizj
oracle空间不足RESUMABLE错误挂起
空间RESUMABLE操作 转
Oracle从9i开始引入这个功能,当出现空间不足等相关的错误时,Oracle可以不是马上返回错误信息,并回滚当前的操作,而是将操作挂起,直到挂起时间超过RESUMABLE TIMEOUT,或者空间不足的错误被解决。
这一篇简单介绍空间RESUMABLE的例子。
第一次碰到这个特性是在一次安装9i数据库的过程中,在利用D
- 重构第一次写的线程池
dieslrae
线程池 python
最近没有什么学习欲望,修改之前的线程池的计划一直搁置,这几天比较闲,还是做了一次重构,由之前的2个类拆分为现在的4个类.
1、首先是工作线程类:TaskThread,此类为一个工作线程,用于完成一个工作任务,提供等待(wait),继续(proceed),绑定任务(bindTask)等方法
#!/usr/bin/env python
# -*- coding:utf8 -*-
- C语言学习六指针
dcj3sjt126com
c
初识指针,简单示例程序:
/*
指针就是地址,地址就是指针
地址就是内存单元的编号
指针变量是存放地址的变量
指针和指针变量是两个不同的概念
但是要注意: 通常我们叙述时会把指针变量简称为指针,实际它们含义并不一样
*/
# include <stdio.h>
int main(void)
{
int * p; // p是变量的名字, int *
- yii2 beforeSave afterSave beforeDelete
dcj3sjt126com
delete
public function afterSave($insert, $changedAttributes)
{
parent::afterSave($insert, $changedAttributes);
if($insert) {
//这里是新增数据
} else {
//这里是更新数据
}
}
 
- timertask
shuizhaosi888
timertask
java.util.Timer timer = new java.util.Timer(true);
// true 说明这个timer以daemon方式运行(优先级低,
// 程序结束timer也自动结束),注意,javax.swing
// 包中也有一个Timer类,如果import中用到swing包,
// 要注意名字的冲突。
TimerTask task = new
- Spring Security(13)——session管理
234390216
sessionSpring Security攻击保护超时
session管理
目录
1.1 检测session超时
1.2 concurrency-control
1.3 session 固定攻击保护
 
- 公司项目NODEJS实践0.3[ mongo / session ...]
逐行分析JS源代码
mongodbsessionnodejs
http://www.upopen.cn
一、前言
书接上回,我们搭建了WEB服务端路由、模板等功能,完成了register 通过ajax与后端的通信,今天主要完成数据与mongodb的存取,实现注册 / 登录 /
- pojo.vo.po.domain区别
LiaoJuncai
javaVOPOJOjavabeandomain
POJO = "Plain Old Java Object",是MartinFowler等发明的一个术语,用来表示普通的Java对象,不是JavaBean, EntityBean 或者 SessionBean。POJO不但当任何特殊的角色,也不实现任何特殊的Java框架的接口如,EJB, JDBC等等。
即POJO是一个简单的普通的Java对象,它包含业务逻辑
- Windows Error Code
OhMyCC
windows
0 操作成功完成.
1 功能错误.
2 系统找不到指定的文件.
3 系统找不到指定的路径.
4 系统无法打开文件.
5 拒绝访问.
6 句柄无效.
7 存储控制块被损坏.
8 存储空间不足, 无法处理此命令.
9 存储控制块地址无效.
10 环境错误.
11 试图加载格式错误的程序.
12 访问码无效.
13 数据无效.
14 存储器不足, 无法完成此操作.
15 系
- 在storm集群环境下发布Topology
roadrunners
集群stormtopologyspoutbolt
storm的topology设计和开发就略过了。本章主要来说说如何在storm的集群环境中,通过storm的管理命令来发布和管理集群中的topology。
1、打包
打包插件是使用maven提供的maven-shade-plugin,详细见maven-shade-plugin。
<plugin>
<groupId>org.apache.maven.
- 为什么不允许代码里出现“魔数”
tomcat_oracle
java
在一个新项目中,我最先做的事情之一,就是建立使用诸如Checkstyle和Findbugs之类工具的准则。目的是制定一些代码规范,以及避免通过静态代码分析就能够检测到的bug。 迟早会有人给出案例说这样太离谱了。其中的一个案例是Checkstyle的魔数检查。它会对任何没有定义常量就使用的数字字面量给出警告,除了-1、0、1和2。 很多开发者在这个检查方面都有问题,这可以从结果
- zoj 3511 Cake Robbery(线段树)
阿尔萨斯
线段树
题目链接:zoj 3511 Cake Robbery
题目大意:就是有一个N边形的蛋糕,切M刀,从中挑选一块边数最多的,保证没有两条边重叠。
解题思路:有多少个顶点即为有多少条边,所以直接按照切刀切掉点的个数排序,然后用线段树维护剩下的还有哪些点。
#include <cstdio>
#include <cstring>
#include <vector&