- 【Go 快速入门】Go Test 工具 | 单元测试 | 基准测试
ღCauchyོꦿ࿐
Gogolang单元测试基准测试
文章目录gotest工具单元测试子测试测试覆盖率基准测试性能比较函数重置时间并行测试本节项目地址:07-UnitTestBenchmarkTestgotest工具Go语言中的测试依赖gotest,该命令是一个按照一定约定和组织的测试代码的驱动程序。在包目录内,所有以_test.go为后缀名的源代码文件都是gotest测试的一部分,不会被gobuild编译到最终的可执行文件中。在*_test.go文
- Go应用性能分析实战
俞凡 DeepNoMind
程序人生
Go很适合用来开发高性能网络应用,但仍然需要借助有效的工具进行性能分析,优化代码逻辑。本文介绍了如何通过gotestbenchmark和pprof进行性能分析,从而实现最优的代码效能。原文:ProfilingGoApplicationsintheRightWaywithExamples[1]GoGopher为"AJourneyWithGo"创作的插图,作者ReneeFrench什么是性能分析?性能
- 基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench
简简单单做算法
Verilog算法开发#通信工程fpga开发ECG信号滤波心率计算
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1ECG信号的特点与噪声4.2FPGA在ECG信号处理中的应用4.3ECG信号滤波原理4.4心率计算原理4.5FPGA在ECG信号处理中的优势5.算法完整程序工程1.算法运行效果图预览其RTL结构如下:2.算法运行软件版本vivado2019.23.部分核心程序............................
- Go应用性能分析实战
程序员
Go很适合用来开发高性能网络应用,但仍然需要借助有效的工具进行性能分析,优化代码逻辑。本文介绍了如何通过gotestbenchmark和pprof进行性能分析,从而实现最优的代码效能。原文:ProfilingGoApplicationsintheRightWaywithExamples什么是性能分析?性能分析(Profiling)是分析应用程序从而识别阻碍应用性能的瓶颈的基本技术,有助于检测代码的
- m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
我爱C编程
FPGA通信和信号处理fpga开发RS卷积级联编译码
目录1.算法仿真效果2.算法涉及理论知识概要2.1卷积码编码2.2RS码编码2.3级联编码2.4解码过程3.Verilog核心程序4.完整算法代码文件获得1.算法仿真效果Vivado2019.2仿真结果如下:2.算法涉及理论知识概要级联码是一种通过将两种或多种纠错码结合使用来提高纠错能力的编码方案。在RS+卷积级联编码中,通常首先使用卷积码对原始数据进行编码,以增加冗余并提供一定的纠错能力。然后,
- Xilinx Vivado复数乘法器Complex Multiplier IP核调用及其仿真
jjzw1990
数字信号处理vivadofpga开发
ComplexMultiplierIP核的使用,尤其是输出数据的截位到底怎么弄,我感觉官方文档PG104写的不清楚。我个人在网上也没找到好的讲解文章,就自己琢磨了下,然后写成文档记录在此,方便将来也有疑问的同学。目录一、如下是我的仿真代码:二、testbench中的IP设置如下:三、几个关键点的理解如下:1、当IP输出位宽为默认的最大值25时,此时IP没有截位。如仿真例子中第一种方法:2、当IP输
- Diamond软件的使用(5)--建立Modelsim仿真环境
zidan1412
FPGAfpgafpga开发
文章目录参考来源联合仿真平台使用Modelsim仿真的原因LATTICE器件仿真模型文件设置初始化文件更改Modelsim工作路径建立新的仿真库编译LATTICE仿真模型文件编译特定的仿真库设置路径库路径Diamond关联Modelsim编写Testbench并仿真验证加载PCS库参考来源以下内容主要参考自两个来源如何在ModelsimSE中建立LATTICE仿真库PPT作者JasonChen@w
- CANoe:VTSystem是什么
picoasis
CANoe测试CANoeVTSystem自动化测试
参考链接:VTSystem板卡:ECUtestbench-VTsystem-ShanghaiPoleLinkInformationTechnologyVTSystem板卡接收:VT-System—ECU功能测试模块-德国Vector-总线开发测试-基于VectorVT系统的汽车ECU自动化测试解决方案-知乎汽车UDS诊断详解及Vector相关工具链使用说明——6.2VTSystem入门_老孟_的博
- 【芯片设计- RTL 数字逻辑设计入门 15 -- 函数实现数据大小端转换】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发FPGA大小端转换fpgafunction
文章目录函数实现数据大小端转换函数语法函数使用的规则VerilogandTestbench综合图VCS仿真波形函数实现数据大小端转换在数字芯片设计中,经常把实现特定功能的模块编写成函数,在需要的时候再在主模块中调用,以提高代码的复用性和提高设计的层次,分别后续的修改。请用函数实现一个4bit数据大小端转换的功能。实现对两个不同的输入分别转换并输出。程序的接口信号图如下:使用VerilogHDL实现
- 【芯片设计- RTL 数字逻辑设计入门 12 -- verilog 有符号数加减法】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发有符号数加减法FPGA有符号数加减法
文章目录多功能数据处理器描述verilog无符号数与有符号数8'd100+8'd1558'd100+8'd1568'd100+8'd157verilog代码实现TestBench代码VCS仿真结果多功能数据处理器描述根据指示信号select的不同,对输入信号a,b实现不同的运算。输入信号a,b为8bit有符号数:当select信号为0,输出a;当select信号为1,输出b;当select信号为2
- 【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发三输入数的大小比较
文章目录三输入数的大小比较问题分析verilogcodeTestBenchCode综合图仿真波形图三输入数的大小比较在数字芯片设计中,通常把完成特定功能且相对独立的代码编写成子模块,在需要的时候再在主模块中例化使用,以提高代码的可复用性和设计的层次性,方便后续的修改。请编写一个子模块,将输入两个8bit位宽的变量data_a,data_b,并输出data_a,data_b之中较小的数。并在主模块中
- 【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】
CodingCos
芯片设计RTL数字逻辑设计扫盲generate_forverilogfor
文章目录generate_forverilogcodetestbenchcode仿真波形for循环verilogcode仿真波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句,请使用generata…for语句编写代码,替代该语句,要求不能改变原module的功能。使用VerilogHDL实现以上功能并编写testbench验证。moduletemplate_mo
- 【芯片设计- RTL 数字逻辑设计入门 11 -- 移位运算与乘法】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发移位运算与乘法FPGA
请阅读【嵌入式开发学习必备专栏】文章目录移位运算与乘法VerilogCodeverilog拼接运算符({})TestbenchCodeVCS波形仿真问题小结移位运算与乘法已知d为一个8位数,请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效(d给出的信号的上升沿表示写入有效)可以看到输入D的波形在为6的地方比较特殊,从波形上可以看到它只持续了一个时钟周期,但是out
- 带有同步清0、同步置1的D触发器模块描述及其Testbench测试
shuidetiankong
FPGA学习D触发器同步复位置位D触发器Verilog
1、Verilog描述具有有异步清0、异步置1的D触发器//同步复位、置位D触发器模块描述moduleD_synctrigger(clk,rst,set,D,Q);inputclk,rst,set,D;outputQ;regQ;//寄存器定义always@(posedgeclk)beginif(rst)//同步清0,高有效beginQ<=1'b0;endelseif(set)//同步置1,高有效b
- 【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发
文章目录带同步复位的D触发器Verilog代码testbench代码编译及仿真问题小结带同步复位的D触发器同步复位:复位只能发生在在clk信号的上升沿,若clk信号出现问题,则无法进行复位。Verilog代码//timescaleins/1nsmoduleflopr(inputrstn,inputclk,input[3:0]d,output[3:0]q);reg[3:0]q_out;//synch
- VCS dump fsdb 波形
hh199203
随笔fsdbdump波形vcsirun
文章目录前言一、testbench中控制dumpfsdb1.1testbench中加入的代码1.2、开启记录波形二、vcs仿真命令控制dumpfsdb三、irun仿真命令控制dumpfsdb总结前言每当仿真需要记录波形文件的时候,都需要满世界去找那几个系统函数,这里记录一下几种dumpfsdb波形的方法,方便下次快速查找。一、testbench中控制dumpfsdb首先需要在testbench中加
- Verilog 中 task 的语法,及使用 task 来完成模块的 testbench
McEv0y
Verilog
概述Verilog中的task是一种不可综合的语法,它既提供了从不同位置执行公共过程的能力(因为这样可以实现代码共享),也提供了把大过程切分成小过程的能力(因为小过程更便于阅读和调试)。相较于function,task的input和output是可选项,同时其中也可以包含延迟控制语句,常被用在testbench中。task的语法task的使能,就是从一条包含有传进去的参数和用于接受结果的变量的调用
- 「HDLBits题解」Verification: Writing Testbenches
UESTC_KS
HDLBits题解fpga开发Verilog
本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Tb/clock-HDLBits`timescale1ps/1psmoduletop_module();parametertime_period=10;regclk;initialclk=0;alwaysbegin#(time_period/2)clk=~clk;e
- 数字集成电路设计(五、仿真验证与 Testbench 编写)(一)
普通的晓学生
VerilogHDL数字集成电路设计fpga开发
文章目录引言1.VerilogHDL电路仿真和验证概述2.VerilogHDL测试程序设计基础2.1Testbench及其结构2.2测试平台举例2.2.1组合电路仿真环境搭建2.2.2时序电路仿真环境搭建2.3VerilogHDL仿真结果确认2.4VerilogHDL仿真效率3.与仿真相关的系统任务3.1$display和\$write3.2$monitor和\$strobe3.2.1$monit
- 【IC设计】Vivado单口RAM的使用和时序分析
农民真快落
ic设计fpga开发IC设计NoC
文章目录创建单口RAMIPIPCatalog中选择单口RAMIPBasicPortAOptionsOtherOptions仿真找到IP例化原语编写Testbench波形分析创建单口RAMIPIPCatalog中选择单口RAMIPBasicPortAOptionsOtherOptions仿真找到IP例化原语IPSources-InstantiationTemplate-veo文件中找到IP例化原语编
- quartus联合modelsim联合仿真
hai_x
IC
一、安装、破解这里安装的是quartus13.1和modelsim10.6d,具体破解网上有什么教程,这里不再赘述二、联合仿真配置quartus在Tools->Licensesetup里面的EDAToolOptions进行modelsim的关联配置新建工程、编写.v文件进行startcompilation进行全文件的编译testbench的生成修改生成testbensh在上一步的生成\simula
- ic makefile record
许嵩66
verilogmakefile
该makefile能够实现根据不同的case选择不同的仿真目录。目录结构:testbench存放design的top.testcase存放每种测试场景的case(必须存在默认子目录example,每种case创建相应的子目录)testbench=./testbenchtestcase=./testcasetest=example#defaultdircase=$(wildcard$(testcas
- verilog中的除法运算/
纯小白~
verilog
先来看定义为常量的除法当除数不为整数时,看其运算结果。1.testbench2.仿真结果可见,7/2=3.5,实际输出为整数3.div=1再看变量的除法100/4=2525/3=8小数部位省略
- 【Verilog】HDLBits题解——Verification: Writing Testbenches
wjh776a68
#Verilog入门verilogHDLBitsfpga
Clock题目链接moduletop_module();regclk;initialbeginclk=0;forever#5clk=~clk;enddutdut_inst(.clk(clk));endmoduleTestbench1题目链接moduletop_module(outputregA,outputregB);////generateinputpatternshereinitialbegi
- Verilog语法——5.测试文件
鸥梨菌Honevid
FPGAfpga开发
参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】5.测试文件5.1认识测试文件(testbench)testbench是一种验证的手段。首先,任何设计都是会有输入输出的。但是在软环境中没有激励输入,也不会对你设计的输出正确性进行评估那么此时便有一种,模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你
- VCS的x态传播选项xprop的用法
sunvally
数字验证硬件架构
VCS的xprop选项用来仿真X态传播,模拟硬件的行为。xprop在脚本中的配置如下:xprop=offifeq($(xprop),on)USER_CMP_OPTS+=-xprop=./xprop_cfgendifxprop的内容如下:merge=tmergetree{testbench}{xpropOff};//marksamodulenameanditssubmodulesinstance{u
- Microsemi Libero系列教程(五)——ModelSim的使用
whik1194
MicrosemiLiberoSoC系列教程SmartFusionActelMicrosemiFPGAModelSim
文章目录关于ModelSim新建HDL源文件新建Testbench文件使用Modelim仿真交流群系列教程:MicrosemiLibero系列教程关于ModelSimMentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术,编译仿真速度快
- libero开发教程——自带ip仿真
小丘的皮卡智
fpga开发
以i2c为例,先在ipcatelog找到i2c的ip,如下图所示,documentation里面是ip的相关pdf文档,包含ip框图和输入输出信号介绍等信息。ip的配置根据需求填写(我全默认了)此时在testbench选择user,就会生成配套的ip仿真文件单机ok就ok!ip生成之后紧接着来到designflow找到下图中的选项右键选择stimulusfile来到这个界面之后,选中刚才生成ip的
- m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench
我爱C编程
FPGA通信和信号处理fpga开发OFDM调制解调
目录1.算法仿真效果2.算法涉及理论知识概要3.Verilog核心程序4.完整算法代码文件1.算法仿真效果其中Vivado2019.2仿真结果如下:2.算法涉及理论知识概要正交频分复用(OrthogonalFrequencyDivisionMultiplexing,OFDM)是一种多载波调制技术,其基本原理是将高速数据信号分成多个低速子载波,在每个子载波上调制数据,将所有子载波叠加在一起形成OFD
- 29 UVM Command Line Processor (CLP)
小邦是名小ICer
UVMvlsiverify_uvm
随着设计和验证环境的复杂性增加,编译时间也增加了,这也影响了验证时间。因此,需要对其进行优化,以便在不强制重新编译的情况下考虑新的配置或参数。我们已经看到了functionortask如何基于传递参数进行行为。类似地,UVM提供了一个接口来提供命令行参数,从而提供了灵活性,在“uvm_cmdline_processor”类的帮助下可以避免重新编译testbench。它允许使用不同的配置运行测试。u
- java责任链模式
3213213333332132
java责任链模式村民告县长
责任链模式,通常就是一个请求从最低级开始往上层层的请求,当在某一层满足条件时,请求将被处理,当请求到最高层仍未满足时,则请求不会被处理。
就是一个请求在这个链条的责任范围内,会被相应的处理,如果超出链条的责任范围外,请求不会被相应的处理。
下面代码模拟这样的效果:
创建一个政府抽象类,方便所有的具体政府部门继承它。
package 责任链模式;
/**
*
- linux、mysql、nginx、tomcat 性能参数优化
ronin47
一、linux 系统内核参数
/etc/sysctl.conf文件常用参数 net.core.netdev_max_backlog = 32768 #允许送到队列的数据包的最大数目
net.core.rmem_max = 8388608 #SOCKET读缓存区大小
net.core.wmem_max = 8388608 #SOCKET写缓存区大
- php命令行界面
dcj3sjt126com
PHPcli
常用选项
php -v
php -i PHP安装的有关信息
php -h 访问帮助文件
php -m 列出编译到当前PHP安装的所有模块
执行一段代码
php -r 'echo "hello, world!";'
php -r 'echo "Hello, World!\n";'
php -r '$ts = filemtime("
- Filter&Session
171815164
session
Filter
HttpServletRequest requ = (HttpServletRequest) req;
HttpSession session = requ.getSession();
if (session.getAttribute("admin") == null) {
PrintWriter out = res.ge
- 连接池与Spring,Hibernate结合
g21121
Hibernate
前几篇关于Java连接池的介绍都是基于Java应用的,而我们常用的场景是与Spring和ORM框架结合,下面就利用实例学习一下这方面的配置。
1.下载相关内容: &nb
- [简单]mybatis判断数字类型
53873039oycg
mybatis
昨天同事反馈mybatis保存不了int类型的属性,一直报错,错误信息如下:
Caused by: java.lang.NumberFormatException: For input string: "null"
at sun.mis
- 项目启动时或者启动后ava.lang.OutOfMemoryError: PermGen space
程序员是怎么炼成的
eclipsejvmtomcatcatalina.sheclipse.ini
在启动比较大的项目时,因为存在大量的jsp页面,所以在编译的时候会生成很多的.class文件,.class文件是都会被加载到jvm的方法区中,如果要加载的class文件很多,就会出现方法区溢出异常 java.lang.OutOfMemoryError: PermGen space.
解决办法是点击eclipse里的tomcat,在
- 我的crm小结
aijuans
crm
各种原因吧,crm今天才完了。主要是接触了几个新技术:
Struts2、poi、ibatis这几个都是以前的项目中用过的。
Jsf、tapestry是这次新接触的,都是界面层的框架,用起来也不难。思路和struts不太一样,传说比较简单方便。不过个人感觉还是struts用着顺手啊,当然springmvc也很顺手,不知道是因为习惯还是什么。jsf和tapestry应用的时候需要知道他们的标签、主
- spring里配置使用hibernate的二级缓存几步
antonyup_2006
javaspringHibernatexmlcache
.在spring的配置文件中 applicationContent.xml,hibernate部分加入
xml 代码
<prop key="hibernate.cache.provider_class">org.hibernate.cache.EhCacheProvider</prop>
<prop key="hi
- JAVA基础面试题
百合不是茶
抽象实现接口String类接口继承抽象类继承实体类自定义异常
/* * 栈(stack):主要保存基本类型(或者叫内置类型)(char、byte、short、 *int、long、 float、double、boolean)和对象的引用,数据可以共享,速度仅次于 * 寄存器(register),快于堆。堆(heap):用于存储对象。 */ &
- 让sqlmap文件 "继承" 起来
bijian1013
javaibatissqlmap
多个项目中使用ibatis , 和数据库表对应的 sqlmap文件(增删改查等基本语句),dao, pojo 都是由工具自动生成的, 现在将这些自动生成的文件放在一个单独的工程中,其它项目工程中通过jar包来引用 ,并通过"继承"为基础的sqlmap文件,dao,pojo 添加新的方法来满足项
- 精通Oracle10编程SQL(13)开发触发器
bijian1013
oracle数据库plsql
/*
*开发触发器
*/
--得到日期是周几
select to_char(sysdate+4,'DY','nls_date_language=AMERICAN') from dual;
select to_char(sysdate,'DY','nls_date_language=AMERICAN') from dual;
--建立BEFORE语句触发器
CREATE O
- 【EhCache三】EhCache查询
bit1129
ehcache
本文介绍EhCache查询缓存中数据,EhCache提供了类似Hibernate的查询API,可以按照给定的条件进行查询。
要对EhCache进行查询,需要在ehcache.xml中设定要查询的属性
数据准备
@Before
public void setUp() {
//加载EhCache配置文件
Inpu
- CXF框架入门实例
白糖_
springWeb框架webserviceservlet
CXF是apache旗下的开源框架,由Celtix + XFire这两门经典的框架合成,是一套非常流行的web service框架。
它提供了JAX-WS的全面支持,并且可以根据实际项目的需要,采用代码优先(Code First)或者 WSDL 优先(WSDL First)来轻松地实现 Web Services 的发布和使用,同时它能与spring进行完美结合。
在apache cxf官网提供
- angular.equals
boyitech
AngularJSAngularJS APIAnguarJS 中文APIangular.equals
angular.equals
描述:
比较两个值或者两个对象是不是 相等。还支持值的类型,正则表达式和数组的比较。 两个值或对象被认为是 相等的前提条件是以下的情况至少能满足一项:
两个值或者对象能通过=== (恒等) 的比较
两个值或者对象是同样类型,并且他们的属性都能通过angular
- java-腾讯暑期实习生-输入一个数组A[1,2,...n],求输入B,使得数组B中的第i个数字B[i]=A[0]*A[1]*...*A[i-1]*A[i+1]
bylijinnan
java
这道题的具体思路请参看 何海涛的微博:http://weibo.com/zhedahht
import java.math.BigInteger;
import java.util.Arrays;
public class CreateBFromATencent {
/**
* 题目:输入一个数组A[1,2,...n],求输入B,使得数组B中的第i个数字B[i]=A
- FastDFS 的安装和配置 修订版
Chen.H
linuxfastDFS分布式文件系统
FastDFS Home:http://code.google.com/p/fastdfs/
1. 安装
http://code.google.com/p/fastdfs/wiki/Setup http://hi.baidu.com/leolance/blog/item/3c273327978ae55f93580703.html
安装libevent (对libevent的版本要求为1.4.
- [强人工智能]拓扑扫描与自适应构造器
comsci
人工智能
当我们面对一个有限拓扑网络的时候,在对已知的拓扑结构进行分析之后,发现在连通点之后,还存在若干个子网络,且这些网络的结构是未知的,数据库中并未存在这些网络的拓扑结构数据....这个时候,我们该怎么办呢?
那么,现在我们必须设计新的模块和代码包来处理上面的问题
- oracle merge into的用法
daizj
oraclesqlmerget into
Oracle中merge into的使用
http://blog.csdn.net/yuzhic/article/details/1896878
http://blog.csdn.net/macle2010/article/details/5980965
该命令使用一条语句从一个或者多个数据源中完成对表的更新和插入数据. ORACLE 9i 中,使用此命令必须同时指定UPDATE 和INSE
- 不适合使用Hadoop的场景
datamachine
hadoop
转自:http://dev.yesky.com/296/35381296.shtml。
Hadoop通常被认定是能够帮助你解决所有问题的唯一方案。 当人们提到“大数据”或是“数据分析”等相关问题的时候,会听到脱口而出的回答:Hadoop! 实际上Hadoop被设计和建造出来,是用来解决一系列特定问题的。对某些问题来说,Hadoop至多算是一个不好的选择,对另一些问题来说,选择Ha
- YII findAll的用法
dcj3sjt126com
yii
看文档比较糊涂,其实挺简单的:
$predictions=Prediction::model()->findAll("uid=:uid",array(":uid"=>10));
第一个参数是选择条件:”uid=10″。其中:uid是一个占位符,在后面的array(“:uid”=>10)对齐进行了赋值;
更完善的查询需要
- vim 常用 NERDTree 快捷键
dcj3sjt126com
vim
下面给大家整理了一些vim NERDTree的常用快捷键了,这里几乎包括了所有的快捷键了,希望文章对各位会带来帮助。
切换工作台和目录
ctrl + w + h 光标 focus 左侧树形目录ctrl + w + l 光标 focus 右侧文件显示窗口ctrl + w + w 光标自动在左右侧窗口切换ctrl + w + r 移动当前窗口的布局位置
o 在已有窗口中打开文件、目录或书签,并跳
- Java把目录下的文件打印出来
蕃薯耀
列出目录下的文件文件夹下面的文件目录下的文件
Java把目录下的文件打印出来
>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>
蕃薯耀 2015年7月11日 11:02:
- linux远程桌面----VNCServer与rdesktop
hanqunfeng
Desktop
windows远程桌面到linux,需要在linux上安装vncserver,并开启vnc服务,同时需要在windows下使用vnc-viewer访问Linux。vncserver同时支持linux远程桌面到linux。
linux远程桌面到windows,需要在linux上安装rdesktop,同时开启windows的远程桌面访问。
下面分别介绍,以windo
- guava中的join和split功能
jackyrong
java
guava库中,包含了很好的join和split的功能,例子如下:
1) 将LIST转换为使用字符串连接的字符串
List<String> names = Lists.newArrayList("John", "Jane", "Adam", "Tom");
- Web开发技术十年发展历程
lampcy
androidWeb浏览器html5
回顾web开发技术这十年发展历程:
Ajax
03年的时候我上六年级,那时候网吧刚在小县城的角落萌生。传奇,大话西游第一代网游一时风靡。我抱着试一试的心态给了网吧老板两块钱想申请个号玩玩,然后接下来的一个小时我一直在,注,册,账,号。
彼时网吧用的512k的带宽,注册的时候,填了一堆信息,提交,页面跳转,嘣,”您填写的信息有误,请重填”。然后跳转回注册页面,以此循环。我现在时常想,如果当时a
- 架构师之mima-----------------mina的非NIO控制IOBuffer(说得比较好)
nannan408
buffer
1.前言。
如题。
2.代码。
IoService
IoService是一个接口,有两种实现:IoAcceptor和IoConnector;其中IoAcceptor是针对Server端的实现,IoConnector是针对Client端的实现;IoService的职责包括:
1、监听器管理
2、IoHandler
3、IoSession
- ORA-00054:resource busy and acquire with NOWAIT specified
Everyday都不同
oraclesessionLock
[Oracle]
今天对一个数据量很大的表进行操作时,出现如题所示的异常。此时表明数据库的事务处于“忙”的状态,而且被lock了,所以必须先关闭占用的session。
step1,查看被lock的session:
select t2.username, t2.sid, t2.serial#, t2.logon_time
from v$locked_obj
- javascript学习笔记
tntxia
JavaScript
javascript里面有6种基本类型的值:number、string、boolean、object、function和undefined。number:就是数字值,包括整数、小数、NaN、正负无穷。string:字符串类型、单双引号引起来的内容。boolean:true、false object:表示所有的javascript对象,不用多说function:我们熟悉的方法,也就是
- Java enum的用法详解
xieke90
enum枚举
Java中枚举实现的分析:
示例:
public static enum SEVERITY{
INFO,WARN,ERROR
}
enum很像特殊的class,实际上enum声明定义的类型就是一个类。 而这些类都是类库中Enum类的子类 (java.l