UVM 验证方法学之interface学习系列文章(一)基础夯实

前言

一、SystemVerilog Interfaces 基本介绍

1.什么是interface?

2.引入interface 带来的好处有哪些?

你可能感兴趣的:(systemverilog)