- [RS] 制作问题记录
_Walker__
1、时间冻结遇上卡顿,战斗表现与逻辑脱节1.1做法设定时间冻结:Time.timeScale=0冻结与恢复的控制:用UnScaledFrameTimer执行战斗逻辑:用ScaledFrameTimer驱动冻结效果:当前施法的单位正常行动,其他单位冻结逻辑与表现匹配方式:完整的逻辑帧中减去冻结的帧数,当前表现的TML忽略TimeScale正常播放TML基于时间播放:其本身有追帧效果1.2脱节问题点与
- fpga图像处理实战-双线性插值算法
梦梦梦梦子~
OV5640+图像处理fpga开发算法
FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2919:10:23//DesignName://ModuleName:image_line_buffer//ProjectName://TargetDevices://ToolVersions://Description:////Dependencies://
- fpga图像处理实战-中值滤波
梦梦梦梦子~
OV5640+图像处理图像处理fpga开发计算机视觉
中值滤波中值滤波算法是一种常用的非线性数字滤波技术,主要用于信号处理和图像处理领域。其核心思想是使用信号或图像中某个窗口内所有数值的中值来替换该窗口中心的值,从而达到消除噪声、保留边缘细节的目的。原理简介中值滤波的基本原理是将每个像素点的值用其邻域内的中值来代替,这样可以将孤立的噪声点替换为更接近真实值的周围像素值,从而达到平滑图像的目的。FPGA实现`timescale1ns/1ps////Co
- fpga图像处理实战-双线性插值算法(任意比例)
梦梦梦梦子~
OV5640+图像处理fpga开发算法
FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/3114:48:47//DesignName://ModuleName:image_line_buffer//ProjectName://TargetDevices://ToolVersions://Description:////Dependencies://
- fpga图像处理实战-图像旋转
梦梦梦梦子~
OV5640+图像处理fpga开发
FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2512:56:19//DesignName://ModuleName:img_rotate//ProjectName://TargetDevices://ToolVersions://Description:////Dependencies:////Revis
- fpga图像处理实战-开运算
梦梦梦梦子~
OV5640+图像处理fpga开发图像处理人工智能
先腐蚀后膨胀FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2222:00:36//DesignName://ModuleName:top//ProjectName://TargetDevices://ToolVersions://Description:////Dependencies:////Revisi
- fpga图像处理实战-垂直镜像(二)
梦梦梦梦子~
OV5640+图像处理fpga开发
FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2018:47:24//DesignName://ModuleName:img_vertical_flip//ProjectName://TargetDevices://ToolVersions://Description:////Dependencies://
- fpga图像处理实战-对角镜像
梦梦梦梦子~
OV5640+图像处理fpga开发
FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2120:08:47//DesignName://ModuleName:img_diagonal_flip//ProjectName://TargetDevices://ToolVersions://Description:////Dependencies://
- fpga图像处理实战-YCBCR转RGB
梦梦梦梦子~
OV5640+图像处理图像处理人工智能
计算公式R=Y+1.402*(V-128)=Y+1.402*CR-1.402*128G=Y-0.344*(U-128)-0.714*(V-128)=Y-0.344*CB-0.714*CR+1.058*128B=Y+1.772*(U-128)=Y+1.772*CB-1.772*128FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDat
- 基于FPAG的UDP数据包的收发
fpga和matlab
FPGA板块5:网络通信UDP
收`timescale1ns/1ps////Modulename:udp_rcv//Projectname://Targetdevice://Author:lixiongxiong//CreateDate://Toolversion://Description://IPdatagramheaderformat////04816192431//----------------------------
- Vivado-IP核
Les baleines tombent
fpga开发
Vivado-IP核主程序`timescale1ns/1ps////moduleip_clk_wiz(inputsys_clk,inputsys_rst_n,outputclk_out1,outputclk_out2,outputclk_out3,outputclk_out4,outputlocked);clk_wiz_0instance_name(//Clockoutports.clk_out1
- vivado如何实现在线调试功能(ILA)逻辑分析仪
没有水杯和雨伞的工科男
vivadofpga硬件开发
ILA简介ILA的是一种在线的逻辑分析仪,其主要的作用是可以在线调试一些,系统的寄存器的变量,其仅需要通过连接好jtag就能正常运行了。项目建立项目说明我建立的就是一个流水灯的文件,最简单的方案,我要监测我的tiemr的变化,和灯的变化的情况.v文件`timescale1ns/1ps////Company://Engineer:////CreateDate:2020/07/2500:03:39//
- 基于FPGA的图像最近邻插值算法verilog实现,包括tb测试文件和MATLAB辅助验证
简简单单做算法
Verilog算法开发#图像算法matlabfpga开发图像最近邻插值
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入matlab显示图片,效果如下:2.算法运行软件版本vivado2019.2,matlab2022a3.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2022/07/2801:51:45
- Verilog实现上升、下降沿检测 FPGA
四臂西瓜
FPGAfpga开发verilog上升沿下降沿
Verilog实现上升、下降沿检测源文件`timescale1ns/1psmoduletop(inputclk,//时钟信号inputrst_n,//复位信号,低电平有效inputsignal//待检测信号);wireposedge_get;//检测到上升沿标志wirenegedge_get;//检测到下降沿标志regsignal_buff_1;//输入数据缓冲1regsignal_buff_2;
- 【AG32VF407】国产MCU+FPGA Verilog双边沿检测输出方波
LitchiCheng
fpgafpga开发单片机嵌入式硬件
视频讲解[AG32VF407]国产MCU+FPGAVerilog双边沿检测输出方波实验过程本次使用使用AG32VF407开发板中的FPGA,使用双clk的双边沿进行检测,同步输出方波同时可以根据输出的方波检测clk的频率,以及双clk的相位关系,如下为verilog代码`timescale1ns/1nsmoduletest(clk,ledout,pinout);inputclk;output[3:
- 「HDLBits题解」Verification: Writing Testbenches
UESTC_KS
HDLBits题解fpga开发Verilog
本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Tb/clock-HDLBits`timescale1ps/1psmoduletop_module();parametertime_period=10;regclk;initialclk=0;alwaysbegin#(time_period/2)clk=~clk;e
- vivado 除法器ip核的使用
ML__LM
ViVadoIP的使用数据处理fpga开发
vivado除法器ip核的使用1IP例化2源文件3结果1IP例化2源文件top`timescale1ns/1ps//**AlgorithmType:选择不同的算法模式,其中Radix2为常用的模式,LutMult当时数较小的时候使用,HighRadix是当数很大的时候使用。常用的是Radix2,此处也是选择的为Radix2.//DividendWidth:被除数的位数。//DivisorWidth
- 题解 | #The Number Of Black Edges#
huaxinjiayou
java
美团,你真的恶心到我了总timeline如下,三战美团。一战8.29,被优选事业部捞起面试:跟业务面试官聊的挺好,代码、八股什么的都是闭眼手撕,简历和她们部门也很match。面试官说数字马力复试聊了半个小时,聊的挺不错,这周出结果ps:许愿美团hr面,美团你快要我了吧[牛泪]题解|#同步FIFO#`timescale1ns/1ns/*********************************
- 基于FPGA的图像双边滤波实现,包括tb测试文件和MATLAB辅助验证
简简单单做算法
Verilog算法开发#图像算法fpga开发图像双边滤波verilog
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1双边滤波数学模型4.2双边滤波的特性4.3FPGA实现架构5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入到matlab对比测试:2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序`timescale1ns/1psmoduletest_image;regi_clk;reg
- 移位运算与乘法
傻童:CPU
FPGA基础fpga开发
移位运算与乘法题目描述已知d为一个8位数,请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效(d给出的信号的上升沿表示写入有效)信号示意图波形示意图`timescale1ns/1nsmodulemulti_sel(input[7:0]d,inputclk,inputrst,outputreginput_grant,outputreg[10:0]out);//****
- FPGA边沿检测
我来挖坑啦
fpga开发
有一个缓慢变化的1bit信号sig,编写一个程序检测a信号的上升沿给出指示信号rise,当sig信号出现下降沿时给出指示信号down。注:rise,down应为单脉冲信号,在相应边沿出现时的下一个时钟为高,之后恢复到0,一直到再一次出现相应的边沿。`timescale1ns/1psmoduleedge_detect(inputrst,//异步复位信号,低电平有效inputclk,//系统时钟信号i
- 电子计时器Verilog代码远程云端平台Quartus
FPGA代码库
fpga开发
名称:电子计时器Verilog代码远程云端平台Quartus软件:Quartus语言:Verilog代码功能:电子计时器要求同时可以用一个开关控制来记录三组时间并显示;三组记录时间通过各自的开关可以控制其暂停和开始数码管显示计时时间本代码已在远程云端平台验证,远程云端平台如下,其他远程云端平台可以修改管脚适配:部分代码展示:`timescale 1ns / 1ps//// Company: //
- FPGA图形化前仿真
我来挖坑啦
fpga开发
引言上文提到电路连接如下:期望结果如下:一.创建wrapper文件1.创建HDLwrapper;2.要是该文件不是顶层(setastop),则需要把文件置于顶层二.综合1.综合的目的主要是排除语法的错误;2.内存使用和性能进行了优化等等三.写前仿真激励文件四.测试文件`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/01/111
- aes_128加解密测试代码。
wyong0306
fpga
`timescale1ns/1nsmoduleaes_top_tb();regclk,rst_n;regdecrypt,start;reg[127:0]din;reg[127:0]key;wireready;wire[127:0]dout;parameterCLOCK=16;aes_topu_aes_top(.clk(clk),.rst_n(rst_n),.start_i(start),.decr
- 计算平均数
第31颗流星
fpga开发
思路:先载入数据到4个寄存器,再逐个累加,累加后载入数据到除法器中进行除法运算。1、计算平均数模块`timescale1ns/1psmoduleAve(Clk,Rst_n,s,Data,ER,w0,w1,Done,R,Q);parametern=8;inputClk,Rst_n,s,ER,w0,w1;input[n-1:0]Data;output[n-1:0]R,Q;outputDone;reg[
- [技术干货] 时序数据库timescaleDB安装
乐维_lwops
本环境在Centos7.5采用编译安装的方式,主要介绍PostgreSQL11.7,TimescaleDB1.6.1,cmake3.8.2PostgreSQL编译安装需要cmake3.4以上的版本TimescaleDB目前只支持PostgreSQL9.6.3+,10.9+或11.4+一、postgresql11部署1、安装cmake解压cmake-v3.8.2.zip[root@Timescale
- Verilog学习记录
好啊啊啊啊
芯片设计入门Verilog时序分析综合数字IC设计
目录一、Verilog简介(一)Verilog的主要特性(二)Verilog的主要应用(三)Verilog设计方法二、Verilog基础语法(一)标识符和关键字(二)Verilog数据类型2.2.1线网(wire)2.2.2寄存器(reg)(三)Verilog操作符(四)Verilog编译指令2.4.1`define,`undef2.4.2`elsif,`else2.4.3`timescale2.
- 「Verilog学习笔记」任意奇数倍时钟分频
KS〔学IC版〕
Verilog学习笔记学习笔记fpga开发Verilog
专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点,刷题网站用的是牛客网`timescale1ns/1nsmoduleclk_divider#(parameterdividor=5)(inputclk_in,inputrst_n,outputclk_out);parameterCNT_WIDTH=$clog2(dividor-1);regflag1,flag2;reg[CNT_
- 「Verilog学习笔记」编写乘法器求解算法表达式
KS〔学IC版〕
Verilog学习笔记学习笔记Verilogfpga开发
专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点,刷题网站用的是牛客网`timescale1ns/1nsmodulecalculation(inputclk,inputrst_n,input[3:0]a,input[3:0]b,output[8:0]c);reg[8:0]data1,data2;assignc=data2;always@(posedgeclkornegedge
- AXI_DATAMOVER的控制接口
mcupro
ZYNQ7OV7670FPGAVERILOG
`timescale1ns/1nsmoduletest_dm;regclk=0,rst=0,bus_wr=0;reg[1:0]bus_addr=0;reg[31:0]bus_din=0;wire[31:0]bus_dout;wire[71:0]m_cmd;wirem_valid;regm_ready=0;reg[7:0]s_sts;regs_valid=0;wires_ready;regerror
- TOMCAT在POST方法提交参数丢失问题
357029540
javatomcatjsp
摘自http://my.oschina.net/luckyi/blog/213209
昨天在解决一个BUG时发现一个奇怪的问题,一个AJAX提交数据在之前都是木有问题的,突然提交出错影响其他处理流程。
检查时发现页面处理数据较多,起初以为是提交顺序不正确修改后发现不是由此问题引起。于是删除掉一部分数据进行提交,较少数据能够提交成功。
恢复较多数据后跟踪提交FORM DATA ,发现数
- 在MyEclipse中增加JSP模板 删除-2008-08-18
ljy325
jspxmlMyEclipse
在D:\Program Files\MyEclipse 6.0\myeclipse\eclipse\plugins\com.genuitec.eclipse.wizards_6.0.1.zmyeclipse601200710\templates\jsp 目录下找到Jsp.vtl,复制一份,重命名为jsp2.vtl,然后把里面的内容修改为自己想要的格式,保存。
然后在 D:\Progr
- JavaScript常用验证脚本总结
eksliang
JavaScriptjavaScript表单验证
转载请出自出处:http://eksliang.iteye.com/blog/2098985
下面这些验证脚本,是我在这几年开发中的总结,今天把他放出来,也算是一种分享吧,现在在我的项目中也在用!包括日期验证、比较,非空验证、身份证验证、数值验证、Email验证、电话验证等等...!
&nb
- 微软BI(4)
18289753290
微软BI SSIS
1)
Q:查看ssis里面某个控件输出的结果:
A MessageBox.Show(Dts.Variables["v_lastTimestamp"].Value.ToString());
这是我们在包里面定义的变量
2):在关联目的端表的时候如果是一对多的关系,一定要选择唯一的那个键作为关联字段。
3)
Q:ssis里面如果将多个数据源的数据插入目的端一
- 定时对大数据量的表进行分表对数据备份
酷的飞上天空
大数据量
工作中遇到数据库中一个表的数据量比较大,属于日志表。正常情况下是不会有查询操作的,但如果不进行分表数据太多,执行一条简单sql语句要等好几分钟。。
分表工具:linux的shell + mysql自身提供的管理命令
原理:使用一个和原表数据结构一样的表,替换原表。
linux shell内容如下:
=======================开始 
- 本质的描述与因材施教
永夜-极光
感想随笔
不管碰到什么事,我都下意识的想去探索本质,找寻一个最形象的描述方式。
我坚信,世界上对一件事物的描述和解释,肯定有一种最形象,最贴近本质,最容易让人理解
&
- 很迷茫。。。
随便小屋
随笔
小弟我今年研一,也是从事的咱们现在最流行的专业(计算机)。本科三流学校,为了能有个更好的跳板,进入了考研大军,非常有幸能进入研究生的行业(具体学校就不说了,怕把学校的名誉给损了)。
先说一下自身的条件,本科专业软件工程。主要学习就是软件开发,几乎和计算机没有什么区别。因为学校本身三流,也就是让老师带着学生学点东西,然后让学生毕业就行了。对专业性的东西了解的非常浅。就那学的语言来说
- 23种设计模式的意图和适用范围
aijuans
设计模式
Factory Method 意图 定义一个用于创建对象的接口,让子类决定实例化哪一个类。Factory Method 使一个类的实例化延迟到其子类。 适用性 当一个类不知道它所必须创建的对象的类的时候。 当一个类希望由它的子类来指定它所创建的对象的时候。 当类将创建对象的职责委托给多个帮助子类中的某一个,并且你希望将哪一个帮助子类是代理者这一信息局部化的时候。
Abstr
- Java中的synchronized和volatile
aoyouzi
javavolatilesynchronized
说到Java的线程同步问题肯定要说到两个关键字synchronized和volatile。说到这两个关键字,又要说道JVM的内存模型。JVM里内存分为main memory和working memory。 Main memory是所有线程共享的,working memory则是线程的工作内存,它保存有部分main memory变量的拷贝,对这些变量的更新直接发生在working memo
- js数组的操作和this关键字
百合不是茶
js数组操作this关键字
js数组的操作;
一:数组的创建:
1、数组的创建
var array = new Array(); //创建一个数组
var array = new Array([size]); //创建一个数组并指定长度,注意不是上限,是长度
var arrayObj = new Array([element0[, element1[, ...[, elementN]]]
- 别人的阿里面试感悟
bijian1013
面试分享工作感悟阿里面试
原文如下:http://greemranqq.iteye.com/blog/2007170
一直做企业系统,虽然也自己一直学习技术,但是感觉还是有所欠缺,准备花几个月的时间,把互联网的东西,以及一些基础更加的深入透析,结果这次比较意外,有点突然,下面分享一下感受吧!
&nb
- 淘宝的测试框架Itest
Bill_chen
springmaven框架单元测试JUnit
Itest测试框架是TaoBao测试部门开发的一套单元测试框架,以Junit4为核心,
集合DbUnit、Unitils等主流测试框架,应该算是比较好用的了。
近期项目中用了下,有关itest的具体使用如下:
1.在Maven中引入itest框架:
<dependency>
<groupId>com.taobao.test</groupId&g
- 【Java多线程二】多路条件解决生产者消费者问题
bit1129
java多线程
package com.tom;
import java.util.LinkedList;
import java.util.Queue;
import java.util.concurrent.ThreadLocalRandom;
import java.util.concurrent.locks.Condition;
import java.util.concurrent.loc
- 汉字转拼音pinyin4j
白糖_
pinyin4j
以前在项目中遇到汉字转拼音的情况,于是在网上找到了pinyin4j这个工具包,非常有用,别的不说了,直接下代码:
import java.util.HashSet;
import java.util.Set;
import net.sourceforge.pinyin4j.PinyinHelper;
import net.sourceforge.pinyin
- org.hibernate.TransactionException: JDBC begin failed解决方案
bozch
ssh数据库异常DBCP
org.hibernate.TransactionException: JDBC begin failed: at org.hibernate.transaction.JDBCTransaction.begin(JDBCTransaction.java:68) at org.hibernate.impl.SessionImp
- java-并查集(Disjoint-set)-将多个集合合并成没有交集的集合
bylijinnan
java
import java.util.ArrayList;
import java.util.Arrays;
import java.util.HashMap;
import java.util.HashSet;
import java.util.Iterator;
import java.util.List;
import java.util.Map;
import java.ut
- Java PrintWriter打印乱码
chenbowen00
java
一个小程序读写文件,发现PrintWriter输出后文件存在乱码,解决办法主要统一输入输出流编码格式。
读文件:
BufferedReader
从字符输入流中读取文本,缓冲各个字符,从而提供字符、数组和行的高效读取。
可以指定缓冲区的大小,或者可使用默认的大小。大多数情况下,默认值就足够大了。
通常,Reader 所作的每个读取请求都会导致对基础字符或字节流进行相应的读取请求。因
- [天气与气候]极端气候环境
comsci
环境
如果空间环境出现异变...外星文明并未出现,而只是用某种气象武器对地球的气候系统进行攻击,并挑唆地球国家间的战争,经过一段时间的准备...最大限度的削弱地球文明的整体力量,然后再进行入侵......
那么地球上的国家应该做什么样的防备工作呢?
&n
- oracle order by与union一起使用的用法
daizj
UNIONoracleorder by
当使用union操作时,排序语句必须放在最后面才正确,如下:
只能在union的最后一个子查询中使用order by,而这个order by是针对整个unioning后的结果集的。So:
如果unoin的几个子查询列名不同,如
Sql代码
select supplier_id, supplier_name
from suppliers
UNI
- zeus持久层读写分离单元测试
deng520159
单元测试
本文是zeus读写分离单元测试,距离分库分表,只有一步了.上代码:
1.ZeusMasterSlaveTest.java
package com.dengliang.zeus.webdemo.test;
import java.util.ArrayList;
import java.util.List;
import org.junit.Assert;
import org.j
- Yii 截取字符串(UTF-8) 使用组件
dcj3sjt126com
yii
1.将Helper.php放进protected\components文件夹下。
2.调用方法:
Helper::truncate_utf8_string($content,20,false); //不显示省略号 Helper::truncate_utf8_string($content,20); //显示省略号
&n
- 安装memcache及php扩展
dcj3sjt126com
PHP
安装memcache tar zxvf memcache-2.2.5.tgz cd memcache-2.2.5/ /usr/local/php/bin/phpize (?) ./configure --with-php-confi
- JsonObject 处理日期
feifeilinlin521
javajsonJsonOjbectJsonArrayJSONException
写这边文章的初衷就是遇到了json在转换日期格式出现了异常 net.sf.json.JSONException: java.lang.reflect.InvocationTargetException 原因是当你用Map接收数据库返回了java.sql.Date 日期的数据进行json转换出的问题话不多说 直接上代码
&n
- Ehcache(06)——监听器
234390216
监听器listenerehcache
监听器
Ehcache中监听器有两种,监听CacheManager的CacheManagerEventListener和监听Cache的CacheEventListener。在Ehcache中,Listener是通过对应的监听器工厂来生产和发生作用的。下面我们将来介绍一下这两种类型的监听器。
- activiti 自带设计器中chrome 34版本不能打开bug的解决
jackyrong
Activiti
在acitivti modeler中,如果是chrome 34,则不能打开该设计器,其他浏览器可以,
经证实为bug,参考
http://forums.activiti.org/content/activiti-modeler-doesnt-work-chrome-v34
修改为,找到
oryx.debug.js
在最头部增加
if (!Document.
- 微信收货地址共享接口-终极解决
laotu5i0
微信开发
最近要接入微信的收货地址共享接口,总是不成功,折腾了好几天,实在没办法网上搜到的帖子也是骂声一片。我把我碰到并解决问题的过程分享出来,希望能给微信的接口文档起到一个辅助作用,让后面进来的开发者能快速的接入,而不需要像我们一样苦逼的浪费好几天,甚至一周的青春。各种羞辱、谩骂的话就不说了,本人还算文明。
如果你能搜到本贴,说明你已经碰到了各种 ed
- 关于人才
netkiller.github.com
工作面试招聘netkiller人才
关于人才
每个月我都会接到许多猎头的电话,有些猎头比较专业,但绝大多数在我看来与猎头二字还是有很大差距的。 与猎头接触多了,自然也了解了他们的工作,包括操作手法,总体上国内的猎头行业还处在初级阶段。
总结就是“盲目推荐,以量取胜”。
目前现状
许多从事人力资源工作的人,根本不懂得怎么找人才。处在人才找不到企业,企业找不到人才的尴尬处境。
企业招聘,通常是需要用人的部门提出招聘条件,由人
- 搭建 CentOS 6 服务器 - 目录
rensanning
centos
(1) 安装CentOS
ISO(desktop/minimal)、Cloud(AWS/阿里云)、Virtualization(VMWare、VirtualBox)
详细内容
(2) Linux常用命令
cd、ls、rm、chmod......
详细内容
(3) 初始环境设置
用户管理、网络设置、安全设置......
详细内容
(4) 常驻服务Daemon
- 【求助】mongoDB无法更新主键
toknowme
mongodb
Query query = new Query(); query.addCriteria(new Criteria("_id").is(o.getId())); &n
- jquery 页面滚动到底部自动加载插件集合
xp9802
jquery
很多社交网站都使用无限滚动的翻页技术来提高用户体验,当你页面滑到列表底部时候无需点击就自动加载更多的内容。下面为你推荐 10 个 jQuery 的无限滚动的插件:
1. jQuery ScrollPagination
jQuery ScrollPagination plugin 是一个 jQuery 实现的支持无限滚动加载数据的插件。
2. jQuery Screw
S