★FPGA项目经验第44页

千兆以太网（二）——MDIO接口协议

FPGA通过MDIO接口对PHY芯片的内部寄存器进行配置。通常情况下芯片在默认情况下也可以工作，即配置芯片不是必须的。也可通过外接特殊引脚的方式来配置PHY芯片的工作模式。2.MDIO协议

FPGA小白758·2023-10-27 09:00

ZYNQ基础知识

1.ZYNQ介绍全称为Zynq-7000AllProgrammableSoc1.Zynq是赛灵思（Xilinx）推出的新一代全可编程片上系统，将处理器的软件可编程性和FPGA的硬件可编程性完美结合。

FPGA小白758·2023-10-27 09:00

FPGA基础设计之数码管显示

1.数码管简介数码管是一种半导体发光器件，其基本单元是发光二极管。一般分为七段数码管和八段数码管，多的一段是小数点。也有其他如N型、米型数码管以及16段、24段管等。本次设计的是八段数码管1.1数码管硬件结构公阴极数码管高电平亮，公阳极数码管低电平亮。AC620上搭载的是公阳极数码管。数码管的显示有静态和动态两种：静态的特点是每个数码管的段必须接一个八位数据线来保持显示的字形码，输送一次字形码后，

FPGA小白758·2023-10-27 09:30

嵌入式三级知识点整理

*特点：“专、隐、受限、可靠、实时、软固”**【嵌入式系统的CPU的范畴】：最初的4位，目前大规模的8位16位，受欢迎的32、64位（CPU=>ARMDSPFPGA.等）。

彬杉·2023-10-27 07:14

【VPX302】基于3U VPX总线架构的高性能数据预处理平台

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载1组独立的72位DDR4SDRAM大容量缓存。

北京青翼科技·2023-10-27 05:34

【VPX610】青翼科技基于6U VPX总线架构的高性能实时信号处理平台

板卡概述VPX610是一款基于6UVPX架构的高性能实时信号处理平台，该平台采用2片TI的KeyStone系列多核DSPTMS320C6678作为主处理单元，采用1片Xilinx的Virtex-7系列FPGAXC7VX690T

北京青翼科技·2023-10-27 05:29

基于FPGA的电风扇控制器verilog，视频/代码

名称：基于FPGA的电风扇控制器verilog软件：QuartusII语言：Verilog代码功能：基于FPGA的电风扇控制器运用EDASOPO实验开发系统设计一个基于FPGA的电风扇定时开关控制器,能实现手动和自动模式之间的切换

蟹代码丫·2023-10-27 01:07

简单电子琴设计verilog蜂鸣器8音阶,视频/代码

输入为8个按键，每个按键对应一个音阶2、输出为speaker蜂鸣器，当其中一直按键按下时，输出特定频率的音阶方波信号演示视频：简单电子琴设计verilog蜂鸣器8音阶_Verilog/VHDL资源下载FPGA

蟹代码丫·2023-10-27 01:07

简单8位CPU设计verilog微处理器，源码/视频

m=home&c=View&a=index&aid=213FPGA代码Verilog

蟹代码丫·2023-10-27 01:04

【MATLAB教程案例88】通过matlab模拟光的干涉现象

欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》目录1.软件版本2.光干涉现象的相关理论

fpga和matlab·2023-10-27 00:24

FPGA设计时序约束七、设置时钟不确定约束

一、背景在之前的时序分析中，通常是假定时钟是稳定理想的，即设置主时钟周期后按照周期精确的进行边沿跳动。在实际中，时钟是非理想存在较多不确定的影响，存在时延和波形的变化，要准确分析时序也需将其考虑进来，下面将对其进行介绍。二、时钟例外Vivado的时序约束中，考虑时钟不稳定影响的约束包括set_clock_latency,set_clock_uncertainty,set_input_jitter，

知识充实人生·2023-10-26 23:21

【2021集创赛】Arm杯三等奖：基于FPGA的人脸检测SoC设计

本作品参与极术社区组织的有奖征集|秀出你的集创赛作品风采,免费电子产品等你拿~活动。团队介绍参赛单位：合肥工业大学队伍名称：芯创之家指导老师：邓红辉、尹勇生参赛杯赛：Arm杯参赛人员：王亮李嘉燊金京获奖情况：全国总决赛三等奖1.项目简介人脸检测系统在诸多领域都有实际作用，比如自动进行出入登记：人员或车辆出入小区时可自动抓拍扫描记录，省去人工记录，省时省力；安防应用：可利用此识别技术对小区常住人口和

极术社区·2023-10-26 20:40

定时器模块FB【FPGA】

定时器FB：通过Verilog编程实现定时器的案例如下：moduletimer(inputclk,//时钟信号inputrst,//复位信号outputreg[31:0]count//计数器输出);reg[31:0]temp_count;//临时计数器always@(posedgeclkorposedgerst)begin//条件【上升沿clk，下降沿rst】if(rst)begin//复位信号为

cfqq1989·2023-10-26 18:50

FPGA怎么写PLC

//======PLC模块==============`timescale1ns/1ns//时钟周期modulePLC(input[255:0]X,output[255:0]Y,inout[1024:0]M//最后一个不加逗号);////assign非时序，always时序，posedge上升沿always@(*)//时序程序：【X,Y,M】有变化就激活Runif(X[4:3]);//X4如果按下

cfqq1989·2023-10-26 18:17

已经是项目经理了，还有必要考PMP吗？

PMP本身的知识体系在工作中是很实用的，尤其是在有一些项目经验再来学习，可以帮你梳理一套系统的思考方法。1、参加PMP认证与考试的过程是一个系统学习和巩固项目管理知识的过程

南风竹筏·2023-10-26 15:42

比较DSP、MCU、ARM、CPLD/FPGA

DSP数字信号处理器（DigitalSignalPorcessor）；硬件结构：CPU、存储器、总线、外设接口、时钟以及硬件加速器（音频、视频处理）等；操作系统：DSP/BIOS，SYS/BIOS/LINUX；特点：硬件乘法器以及特殊指令，硬件FFT加速等；应用领域：高密度、重复运算及大数据容量的信号处理。MCU微控制器/单片微型计算机（单片机）MicroControlUnit/SingleChi

守夜人猴儿精·2023-10-26 14:19

ARM、FPGA、DSP、PCB、PLC工作该怎么选

第一类是偏软件的ARM，DSP，FPGA，这类实习生在招聘的时候，我们一般归类到嵌入式软件开发或者通用软件开发，因为这三类岗位，以后正式工作的时候，一般都与硬件、电路接触的不多，主要的工作形式还是在电脑上编写对应平

木子点灯·2023-10-26 14:48

比较MCU、DSP、ARM、SOC、FPGA

1、采用架构ARM：架构采用32位精简指令集（RISC）处理器架构，从ARM9开始ARM都采用了哈佛体系结构，这是一种将指令与数据分开存放在各自独立的存储器结构，独立的程序存储器与数据存储器使处理器的处理能力得到较大的提高。ARM多采用流水线技术，此技术通过多个功率部件并行工作来缩短程序执行时间，使指令能在多条流水线上流动，从而提高处理器的效率和吞吐率。现今ARM7采用了典型的三级流水线，ARM9

nszjh·2023-10-26 14:44

一文讲解单片机、ARM、MCU、DSP、FPGA、嵌入式错综复杂的关系！

然后，MCU、DSP、FPGA这些都属于嵌入式系统的范畴，是为了实现某一目的而使用的工具。MCU俗称”单片机“经

人工智能学家·2023-10-26 14:43

ARM、MCU、DSP、FPGA、SOC的比较

ARM、MCU、DSP、FPGA、SOC的比较1、采用架构·ARM：架构采用32位精简指令集（RISC）处理器架构，从ARM9开始ARM都采用了哈佛体系结构，这是一种将指令与数据分开存放在各自独立的存储器结构

Vance2016·2023-10-26 14:43

Zynq UltraScale+ XCZU15EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA

9527华安·2023-10-26 14:10

嵌入式中的MCU、ARM、DSP、FPGA

目录“角色扮演”MCUARM特点DSP特点FPGA特点应用“角色扮演”MCU（MicrocontrollerUnit）、ARM（AdvancedRISCMachine）、DSP（DigitalSignalProcessor

JiaYu嵌入式·2023-10-26 14:09

区块链 - 算力之美

矿机芯片的进化历经CPU、GPU、FPGA、ASIC四个阶段。

www当下·2023-10-26 12:16

Xilinx MicroBlaze定时器中断无法返回主函数问题解决

最近在使用Xilinx7系列FPGAXC7A100T时，运行MicroBlaze软核处理器，添加了AXITIMERIP核，并使能定时器溢出中断，发现定时器触发中断后，无法返回主函数的问题，最后发现修改编译器优化等级就正常了

whik1194·2023-10-26 11:49

FPGA驱动步进电机-Sin曲线加速

FPGA驱动步进电机-Sin曲线加速基本实现原理实际仿真的波形程序以下由特权同学的FPGA文档摘取Sin曲线控制step脉冲信号生成的功能框图如下所示。

自小吃多·2023-10-26 11:17

FPGA从入门到精通（二十）SignalTapII

之前的工程我们是做仿真，设置激励，观察输出波形去判断代码没有问题，但事实上我们真实的需求是综合后的代码下载到FPGA芯片中能够符合预期。

m0_61687959·2023-10-26 11:14

android开发app！2021Android大厂面试知识分享，一线互联网公司面经总结

我有几点建议：1.尽量不要花哨，程序员和设计师或者产品运营还不一样，我们的简历成功与否决定权还是在技术面试官那，而他们看重的是你的项目经验内容和技术等描述。

程序员Sunbu·2023-10-26 04:24

嵌入式Linux_Petalinux一——FPGA学习笔记＜？＞

目录一.开发环境搭建1.Ubuntu和Windows文件互传1、开启Ubuntu下的FTP服务2、Windows下FTP客户端安装2.Ubuntu和Windows文件本地共享3.Ubuntu系统搭建tftp服务器4.Ubuntu下NFS和SSH服务开启5.SourceInsight软件安装和使用6.VisualStudioCode软件的安装和使用7.SecureCRT软件安装和使用8.Putty软

switch_swq·2023-10-26 00:37

基础设计二（IP核）——FPGA学习笔记＜3＞

目录一.IP核的使用1.PLLIP核PLL简介xilinxvivadoIP核配置xilinxvivadoIP核调用2.ROMIP核xilinxvivadoIP核配置⑴创建初始化文件.coe文件⑵单端口ROM的配置⑶双端口ROM的配置xilinxvivadoIP核调用3.RAMIP核xilinxvivadoIP核配置⑴单端口ROM的配置xilinxvivadoIP核配置4.FIFOIP核⑴SCFIF

switch_swq·2023-10-26 00:36

通信算法之188: 5G LDPC和4G Turbo 仿真链路和 Fpga IP工程实现

读者3代码:1.5GNRLDPC编码与译码，Matlab仿真链路，如下介绍：（TBD）2.5GNRLDPC编码与译码，FPGAIP工程实现链路，如下介绍：（TBD）3.4GLTETurbo编码与译码，Matlab

秋风战士·2023-10-25 22:34

【【萌新的FPGA学习之水一水到底】】

萌新的FPGA学习之水一水到底重读实验给我印象最深的2点是我们面对的设计需要使得时序自动切换那么我们将切换时序的时钟装入另一个每隔0.5s变换一次的参数上下附上代码modulekey_led(inputsys_clk

ZxsLoves·2023-10-25 21:12

面试了上百位性能测试后，我发现了一个令人不安的事实

每当发布一个性能测试岗位，不一会就能收到上百份简历，其中不乏学历亮眼、背景出色、简历里各种高并发、大流量的项目经验。

测试小婉·2023-10-25 20:57

.Net面试经验总结

当然如果有说的不对的地方，请大家指正文章目录.Net面试经验总结前言/背景简历自我介绍常见的面试题项目经验开放性问题寄语前言/背景金九银十即将到来，求职套路多，但是网上很多都是Web前端、Java方面的面经

会敲键盘的肘子·2023-10-25 19:56

业务应用前端实战经验总结

做业务项目和做产品工具有很大的不同，大多数前端工程师都有几个项目经验，不过有些人做了很多项目，却十分雷同，没有什么进步，今天，我斗胆把自己的一些感悟分享给需要的人，有用的话就吸收，觉得没用就当我是放屁算了

zhenzigis·2023-10-25 19:22

[FPGA] FPGA设计EtherCAT主站的方法和常见问题

基于FPGA的EtherCAT主站，是不少公司的明智选择。无论是实时性，灵活性，还是性价比均可有很好的保证。

21ic电子工程师·2023-10-25 18:26

【技术干货】基于赛灵思FPGA板卡的高性能EtherCAT主站方案

图片来源：虹科电子技术背景EtherCAT是开放的实时以太网通讯协议，由德国倍福自动化有限公司研发。EtherCAT具有高性能、低成本、容易使用等特点，目前在工业领域有着广泛的应用。ZCU102评估套件可帮助设计人员快速启动面向汽车、工业、视频以及通信应用的设计。该套件具有基于Xilinx16nmFinFET+可编程逻辑架构的Zynq®UltraScale+™MPSoC器件，提供一款四核ARM®C

Hack电子·2023-10-25 18:54

FPGA Verilog HDL 系列实例--------步进电机驱动控制

【连载】FPGAVerilogHDL系列实例VerilogHDL之步进电机驱动控制步进电机的用途还是非常广泛的，目前打印机，绘图仪，机器人等等设备都以步进电机为动力核心。

weixin_33726313·2023-10-25 17:24

（146）Verilog编程：8线-3线优先编码器

（146）Verilog编程：8线-3线优先编码器1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Verilog编程：8线-3线优先编码器；5）结束语。

宁静致远dream·2023-10-25 17:50

与 30 家公司过招，得到了这章面试心法

一、考察数据结构和算法为主IT公司一般都会考察数据结构和算法能力，其中以百度与爱奇艺等为代表，面试官一般是先简单地了解你之前的工作经历和项目经验，然后就直接出算法和数据结构的题目，具体涉及到以下内容：快速排序

爱编程_·2023-10-25 16:40

基于Java+SpringBoot+SpringCloud+Vue的智慧养老平台设计与实现（源码+LW+部署文档等）

我擅长在JavaWeb、SSH、SSM、SpringBoot等框架下进行项目开发，具有丰富的项目经验和开发技能。我的代码风格规范、优美、易读性强，同时也注重性能优化、代码重构等方面的实践和经验总结。

出世&入世·2023-10-25 15:40

基于FPGA的FFT算法实现(2)

基于FPGA的FFTIP的实时配置项目简述FFT进行重配置FPGA代码FPGA逻辑代码FPGA测试代码MATLAB验证参考文献总结项目简述前面我们已经讲解过Xilinx中FFTIP的使用，但是使用的时候

朽月·2023-10-25 12:13

vivado FFT ip 9.1 FPGA定点使用例子 C-Model

以下为通信时FFT/IFFT的使用方法简单说明，为定点且带有截位处理。一、参考说明：C-model说明：http://xilinx.eetrend.com/content/2021/100062902.htmlC-model使用放法：https://blog.csdn.net/zhangningning1996/article/details/106517122缩放因子：https://www.c

或—许·2023-10-25 11:42

Xilinx XDMA说明和测试-MM

该工程可从Github下载，使用的FPGA板卡为浪潮的F37X加

ཌ斌赋ད·2023-10-25 11:40

Xilinx QDMA说明和测试

测试工程2驱动安装2.1源文件说明2.2驱动编译安装3调试工具3.1设备管理3.2数据读写4测试分析4.1测试脚本4.2测试结果1测试工程使用QDMA的Example工程，该工程可从Github下载，使用的FPGA

ཌ斌赋ད·2023-10-25 11:10

Xilinx FFT IP使用总结

步骤四：查看生成了FFT信息，重点注意生成参数的格式三、FFTIP的testbench四、FFT结果及时序分析1、整体时序波形2、FFT输入数据时序波形3、FFT输出结果时序波形4、FFT输出结果分析1）FPGA

wuzhirui志锐·2023-10-25 11:39

FPGA图像处理项目(一)--FIFO与FFT

最近这个项目是要通过SRIO将图像解析数据送到XILINXFPGA通过FFT处理再用SRIO传回主控，我准备用FIFO来做一个数据的缓冲池，然后按行做FFT运算，中间结果按行存入RAM中，之后按列进行FFT

兔美酱xz·2023-10-25 11:07

玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例

下面我们就Matlab和FPGA两个工具双管齐下，比对Vivado的FFTIP核生成的数据。2Matlab产生测试数据，绘制cos时域和频域波形使用project\zstar_ex67

ove学习使我快乐·2023-10-25 11:06

Xilinx 7系列FPGA PCB设计指导（二）

引言：我们继续介绍FPGAPCB设计相关知识，本章介绍7系列FPGA的配电系统（PDS），包括去耦电容器的选择、放置和PCB几何结构，并为每个7系列FPGA提供了一种简单的去耦方法。

FPGA技术实战·2023-10-25 11:58

Zynq UltraScale+ XCZU9EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持