E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
★FPGA项目经验
CodeFormer和G
FPGA
N的本地部署与效果对比
CodeFormer和G
FPGA
N是两个图片人脸修复的开源程序,两个程序不相伯仲,效果都非常棒,在stablediffusion中这两个插件都有集成进去!
凉亭下
·
2023-10-21 07:59
AIGC
prompt
制作简历及面试技巧
简历要出现什么1、个人信息(可以加上博客链接/代码仓库gitee链接)2、求职意向3、IT技能4、
项目经验
5、获奖经历/获奖经历6、个人评价(可有可无)怎样选模板上下结构(推荐)左右结构一页为好,最多两页好的模板
DalaQL
·
2023-10-21 05:53
java
FPGA
模拟SENSOR,MIPI CSI-2发送图像到RV1126
FPGA
模拟SENSOR,MIPICSI-2发送图像到RV11261:
FPGA
模拟Sensor,使用MIPICSI-2Transmit,发送图像到RV1126。
anhuihbo
·
2023-10-21 04:12
MIPI
fpga开发
mipi
计算机视觉
RV1126
PXIE板卡,4口QSFP+,PCIE GEN3 X8,XILINX
FPGA
XCVU3P设计
PXIE板卡,4口QSFP+,PCIEGEN3X8,基于XILINX
FPGA
XCVU3P设计。
anhuihbo
·
2023-10-21 04:42
FPGA
fpga开发
XCVU3P
DatenLord前沿技术分享 No.31
在本周的前沿技术分享中,我们邀请到了西南交通大学邸志雄副教授和他的学生向瀚章,来为大家分享开源
FPGA
设计工具RapidWright技术。01、演讲题目RapidWrig
达坦科技DatenLord
·
2023-10-21 03:32
前沿
前沿技术
DatenLord前沿技术分享 No.12
1、演讲题目OPAE-Xilinx平台级复用开源项目介绍2、演讲时间2022年12月11日上午10:303、演讲人杨碧波,微软亚洲工程院BrainwaveBeijing项目组经理4、引言
FPGA
以其“快速原型
达坦科技DatenLord
·
2023-10-21 02:31
前沿技术分享
前沿技术分享
DatenLord
达坦科技
fpga
开源项目
FPGA
的音乐彩灯VHDL流水灯LED花样,源码和视频
名称:
FPGA
的音乐彩灯VHDL流水灯LED软件:Quartus语言:VHDL代码功能:(1)设计一彩灯控制电路,按要求控制8路(彩灯由发光二极管代替,受实验箱限制,多路同样控制方法)彩灯的亮灭。
蟹代码丫
·
2023-10-21 02:05
fpga开发
彩灯
流水灯
VHDL
音乐
STM32 接收串口数据并且存储 SD,Python 读取 SD 验证
在我们使用STM32或者
FPGA
采集数据的时候,需要将数据存储到SD卡中,因为数据是按照地址存储的,并且没有文件结构,所以不能直接用电脑的文件管理器读取,下面是一种读取数据的办法0.实验平台正点原子STM32F407ZG
天地神仙
·
2023-10-21 01:10
stm32
python
单片机
stm32
python
FPGA
niosII 视频笔记--小梅
P1(SOPC)SOPC技术介绍IP硬核:外设固定无法修改,增加成本和功耗、依赖具体
FPGA
器件
gzc0319
·
2023-10-21 01:35
FPGA
uCOS
verilog
fpga开发
SOPC
FPGA
学习笔记(3):FIFO
FIFO的学习记录FIFO简介什么是FIFO为什么需要FIFOFIFO的通俗理解FIFO的几个相关的概念写在前面同步FIFO的设计1.实验以及仿真平台2.同步FIFO设计框图存储模块状态模块(Status)读写指针3.FIFO的满空判断第一种方法:引入计数器判断是否空满第二种方法:引入额外的一个Bit判断是否空满4.Verilog代码以及仿真Verilog模块实现测试文件仿真波形异步FIFO设计1
Z980778982
·
2023-10-21 01:04
FPGA
学习笔记
fpga开发
学习
异步fifo的设计(
FPGA
)
本文首先对异步FIFO设计的重点难点进行分析最后给出详细代码一、FIFO简单讲解FIFO的本质是RAM,先进先出重要参数:fifo深度(简单来说就是需要存多少个数据)fifo位宽(每个数据的位宽)FIFO有同步和异步两种,同步即读写时钟相同,异步即读写时钟不相同同步FIFO用的少,可以作为数据缓存异步FIFO可以解决跨时钟域的问题,在应用时需根据实际情况考虑好fifo深度即可本次要设计一个异步FI
暖暖的时间回忆
·
2023-10-21 01:04
FPGA
FIFO设计16*8,verilog,源码和视频
演示视频:FIFO设计16*8,verilog,数据显示在数码管_Verilog/VHDL资源下载
FPGA
代码资源下载网:hdlcode.com代码下载:FIFO设计16*8,
蟹代码丫
·
2023-10-21 01:32
fpga开发
FIFO
verilog
先进先出
(Unity游戏开发)五天时间做出一款饥荒类的生存游戏Demo,项目在手,还怕面试官不给offer?
游戏行业作为当下最火热的行业之一,受到了很多人的喜爱,也有很多同学想要进入游戏开发行业,但常常找不到靠谱的学习资源,不知道如何在入行前拥有
项目经验
,我为大家准备了最实用的unity游戏开发学习资料,助你五天做出一款属于你的游戏
Unity游戏开发
·
2023-10-21 01:02
五天制作一款游戏Demo
游戏开发入门
U3D游戏开发
独立游戏制作
高效学习方法
unity
FPGA
的通用FIFO设计verilog,1024*8bit仿真,源码和视频
深度1024,宽度8代码功能:设计一个基于
FPGA
的FIFO存储器,使之能提供以下功能1.存储空间至少1024储器2.存储位宽8bit3.拓展功能:存储器空、满报警演示视频:http://www.h
蟹代码丫
·
2023-10-21 01:59
FIFO
verilog
quartus
FPGA
嵌入式Linux_Petalinux二——
FPGA
学习笔记<?>
前置学习:嵌入式Linux_Petalinux一参考资料:正点原子《DFZU2EG_4EVMPSoC之Linux驱动开发指南》关于SecureCRT中如何配置颜色一.Linux基础外设的使用之前使用Petalinux搭建了Linux系统,有了系统就可以在系统上使用相应外设以及运行应用程序。本章我们学习如何通过Linux系统控制开发板上的基础外设,如LED、按键、EEPROM、以太网等。这些外设都可
switch_swq
·
2023-10-21 00:42
FPGA
学习笔记
fpga开发
学习
笔记
Xilinx
FPGA
的专用时钟引脚及时钟资源相关
主要参考了https://www.eefocus.com/liu1teng/blog/12-02/237897_4533d.html、XilinxUG471、UG472以及XilinxForum上的一些问答,在此一并表示感谢。---------------------------------------------------------------------------------------
wu_shun_sheng
·
2023-10-20 21:25
FPGA及其开发工具
【关于
FPGA
内部die到pin的延时数据,即pin delay获取方法】
首先,本文只介绍Xilinx的,Alteral的以后。。第一,生成平台Xilinx目前在用的是ISE,和Vivado;二者之间并不是可以互相替代的,或者说这两者不完全是迭代的关系。第二,先介绍常用的–VIVADO这里又有几种方法①不管是windows平台还是linux平台,首先可以使用非工程模式,即TCL模式;******Vivadov2050.1(256-bit)****SWBuild29088
hcoolabc
·
2023-10-20 21:07
FPGA
fpga开发
FPGA
从入门到精通(二十)SignalTapII
之前的工程我们是做仿真,设置激励,观察输出波形去判断代码没有问题,但事实上我们真实的需求是综合后的代码下载到
FPGA
芯片中能够符合预期。
m0_61687959
·
2023-10-20 21:40
fpga开发
【国产虚拟仪器】基于 ZYNQ 的电能质量系统高速数据采集系统设计
通过对比现有高速采集系统的设计方案,主控电路多以ARM微控制器搭配AD转换芯片、ARM+DSP搭配转换芯片以及
FPGA
+DSP搭配AD转换芯片的架构方式[1-5]。
深圳信迈科技DSP+ARM+FPGA
·
2023-10-20 19:17
国产NI虚拟仪器
fpga开发
ZYNQ+AD7606
国产虚拟仪器
嵌入式实习难找怎么办?
个人建议如果找不到实习机会,可以回归学习嵌入式所需的知识,积累
项目经验
或者回顾之前参与过的项目,将它们整理复盘。如果还有时间,可以再尝试找实习,如果找不到,也可以直接寻找正式工作。
枪哥玩转嵌入式
·
2023-10-20 16:02
单片机
编程
stc
嵌入式硬件
嵌入式实时数据库
基于
FPGA
的微观磁共振实验设备开发
1.
FPGA
概述1)什么是
FPGA
?现场可编程逻辑门阵列(FieldProgrammableGateArray,
FPGA
)是被设计为可以重新配置编程的集成电路。
ONEFPGA
·
2023-10-20 13:10
fpga开发
简单秒表设计仿真verilog跑表,源码/视频
演示视频:简单秒表设计仿真verilog跑表_Verilog/VHDL资源下载
FPGA
代码资源下载网:hdlcode.com代码下载:简单秒表设计仿真verilog跑表_Verilog/VHDL资源下载名
蟹代码丫
·
2023-10-20 13:48
fpga开发
秒表
Verilog
仿真
FPGA
形式化验证工具OneSpin360学习笔记(一)
目录OneSpin360图形界面一致性检查举例等价性检查举例Onespin是领先的EDA解决方案提供商,其360系列产品为
FPGA
形式化验证工具。
gostman
·
2023-10-20 08:24
onespin
其他
vue+elementui学习之旅(1)
为了更好更快的走上正轨,今日特意邀请表弟来我家向他学习(他已经有过好几个相关
项目经验
,还获得了鹅厂的offer,这种资源必须好好利用,哈哈)。
柒弟
·
2023-10-20 04:14
视频教程-手把手学习Excel电子表格-Office/WPS
丰富的
项目经验
和授课经验,授课形式不拘一格。熟悉iOS开发,网页开发、Java开发、平面设计等技术,是一名经验丰富的全栈开发者。
weixin_32872107
·
2023-10-20 03:37
RGB转HSL的
FPGA
实现
RGB转HSL的
FPGA
实现_bilibili大脑视觉皮层运作机理简介,CNN其实不像它_bilibili联系请用B站私信上上个视频中讲了《
FPGA
如何实现图像直方图统计?》。
qq_32010099
·
2023-10-20 02:47
fpga开发
图像处理
人工智能
FPGA
图像处理中二值算子的一些妙用
在讲
FPGA
编程之前,先要介绍一个我用C-sharp写的图像处理小软件。代码已经上传到这个GitHub库中。
qq_32010099
·
2023-10-20 02:17
fpga开发
图像处理
人工智能
【PXIE301-211】基于PXIE总线的16路并行LVDS数据采集、4路低速、2路隔离RS422数据处理平台
板卡概述PXIE301-211A是一款基于PXIE总线架构的16路高速LVDS、4路低速LVDS采集、2路隔离RS422数据处理平台,该平台板卡采用Xilinx的高性能Kintex7系列
FPGA
XC7K325T
北京青翼科技
·
2023-10-20 00:41
fpga开发
图像处理
信号处理
【PXIE301-211】青翼科技基于PXIE总线的16路并行LVDS数据采集、1路光纤数据收发处理平台
板卡概述PXIE301-211是一款基于PXIE总线架构的16路并行LVDS数据采集、1路光纤收发处理平台,该板卡采用Xilinx的高性能Kintex7系列
FPGA
XC7K325T作为实时处理器,实现各个接口之间的互联
北京青翼科技
·
2023-10-20 00:39
fpga开发
图像处理
arm开发
嵌入式实时数据库
Xilinx
FPGA
10G Ethernet Subsystem example
The10GEthernetsubsystemprovides10Gb/sEthernetMAC,PhysicalCodingSublayer(PCS)andPhysicalMediumAttachment(PMA)transmitandreceivefunctionalityoveranAXI4-Streaminterface.Thesubsystemisdesignedtointerfacew
青城扬沙
·
2023-10-20 00:31
FPGA技术开发
fpga开发
安全运营工程师面经
lz作为秋招狗,面了N场面试,腾讯的面试官给人的感觉就很好,比较懂技术,对项目技术问的很深由于lz
项目经验
很丰富,因此几乎没怎么问八股文,主要针对项目提问,下面是一些主要的问题对中间人攻击了解不,阐述一下原理
渗透测试老鸟-九青
·
2023-10-19 21:14
面经
安全
FPGA
读写操作24lc64
FPGA
读写操作常用的EEPROM芯片24lc64速度250k,刚好400个时钟周期,容易计数。
FPGAeer
·
2023-10-19 21:31
FPGA
fpga
FPGA
ax516_eeprom_24lc04_iic
400k`timescale1ns/1ps////Company://Engineer:////CreateDate:2019/09/0419:06:31//DesignName://ModuleName:top//ProjectName://TargetDevices://ToolVersions://Description:////Dependencies:////Revision://Rev
smallerlang
·
2023-10-19 20:58
FPGA
fpga开发
FPGA
—IIC 设计
FPGA
—IIC设计串行同步半双工通信特点连接简单:只有两条总线(串行时钟总线SCL、串行数据总线SDA);多主多从:可以有多个主机,多个从机;ID唯一:由器件地址决定;传输速度快:I2C总线的传输速率标准模式下可以达到
Lei W.
·
2023-10-19 20:20
FPGA
fpga开发
IIC
通信协议
verilog
FPGA
通信第一篇--USB2.0
FPGA
通信第一篇–USB2.01初识USB1.1简介USB(UniversalSerialBus)是一种支持热插拔的高速串行传输总线,它使用差分信号来传输数据。
CHN_Joker
·
2023-10-19 20:49
FPGA通信技术
fpga开发
物联网
FPGA
project : IIC_wr_eeprom
简介:简单双向二线制,同步串行总线。scl:串行时钟线,用于同步通讯数据。sda:双向串行数据线。物理层:1,支持挂载多设备。2,二线制。3,每个设备有其单独的地址。4,空闲时,sda会被上拉电阻拉高。5,存在多个主机时,通过仲裁逻辑决定那个主机控制总线。6,三个速度模式:标准模式(100kb/s);快速模式(400kb/s);高速模式(3.4Mb/s)地址:器件地址。7bit,最后1bit为读写
warrior_L_2023
·
2023-10-19 20:15
野火征途pro
fpga开发
【
FPGA
零基础学习之旅#15】串口接收模块设计与验证(工业环境)
欢迎来到
FPGA
专栏~串口接收模块设计与验证(工业环境)☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页:小夏与酒的博客该系列文章专栏:
FPGA
学习之旅文章作者技术和水平有限,如果文中出现错误,希望大家能指正欢迎大家关注
小夏与酒
·
2023-10-19 19:17
FPGA学习之旅
fpga开发
学习
Verilog
HDL
串口通信
工业环境
串口接收模块
issp
VIVADO关于VIO IP核(Virtual Input/Output)的使用
VIO它可以实时监控和驱动
FPGA
内部的信号,输入和输出端口的数量和宽度是可以设置的。因为VIO核心与被监控和驱动的设计是同步的,因此应用于设计的时钟约束也会应用于VIO。
爱漂流的易子
·
2023-10-19 19:46
fpga开发
<
FPGA
>好的编码风格(1)--尽量避免组合逻辑环路(Combinational Loops)
在
FPGA
设计中,绝大多数的应用场景都不需要使用组合逻辑环路,我暂时能想到的例外只有随机数发生
孤独的单刀
·
2023-10-19 17:52
FPGA设计与调试
fpga开发
Xilinx
IC
FPGA
altera
组合逻辑环
组合逻辑环路
Vue - Table表格渲染
前端
项目经验
总结-Vue-Table表格渲染上千数据优化(分享自知乎网)https://zhuanlan.zhihu.com/p/53455289?
蟹逍鹤舞
·
2023-10-19 15:25
Momenta-C++研发实习生(一面)
因为现在研二了,研究生期间没有做什么太多和互联网相关的项目,自己最近一直在投实习的简历,想找一份暑期实习来提升自己的coding水平,同时增加一点
项目经验
。
好学的同学
·
2023-10-19 07:23
面试经验
c++
开发语言
后端
基于
FPGA
的图像直方图统计设计
前言在展开学习之前,我先回答网友的一些提问,问题如下所示:问题1:没有任何基础的想学习
FPGA
需要先找一本语法书好好复习一下Verilog语法吗?我想很多同学都是想把语法全部看一遍,然后再去编写程序。
战斗的青春岁月
·
2023-10-19 02:20
FPGA学习
音乐播放器蜂鸣器AX301开发板verilog,视频/代码
本代码曲目为:《两只老虎》《妈妈的吻》《让我们荡起双桨》本代码已在AX301开发板验证,开发板资料:
FPGA
开发板手册.pdf演示视频:音乐播放器蜂鸣器播放AX301开发板verilog切歌_V
蟹代码丫
·
2023-10-19 02:14
fpga开发
Verilog
AX301
音乐播放器
FPGA
实现RGB与HSV的转换
RGB到HSV的转换公式为由于s的范围是0到1,所以用verilog实现时,将s扩大256倍,容易表示,当然会丢失精度,其次,这里用到许多除法,笔者用的工具可以直接综合除法,所以这里没有例化除法器,当然,例化除法器ip核也是一样的效果。实现代码如下:modulergb2hsv(inputclk,inputreset_n,input[7:0]rgb_r,input[7:0]rgb_g,input[7
满城風絮
·
2023-10-19 00:36
笔记
fpga
图像处理
“好的编解码IP一定是不断打磨出来的”—— 对话北格逻辑研发总监周毅华
北格逻辑是专注于
FPGA
的音视频解决方案提供商,其提供的JPEG2000编解码算法
LiveVideoStack_
·
2023-10-18 23:29
tcp/ip
网络协议
网络
4.MidBook
项目经验
之MonogoDB和easyExcel导入导出
1.数据字典(固定的数据,省市级有层级关系的)//mp表如果没有这个字段,防报错,eleUI需要这个字段@TableField(exist=false)//父根据id得到子数据,从controller开始自动生成代码-->service//hasChildren怎么判断,只需要判断children的parentid的count数量>0就可以了//优化循环dictList.stream().map(
默默努力的小老弟
·
2023-10-18 22:41
MidBook项目经验
项目经验
7.MidBook
项目经验
之阿里OSS,微信支付(退款),定时任务,图表数据处理
1.阿里云实名认证阿里云对象存储oss,标准高频率访问,低频访问存储,归档存储(根本不经常访问)冗余存储(备份)读写权限(所有人还是自己访问)@ComponentpublicclassConstantOssPropertiesUtilsimplementsInitializingBean{不用注入,由spring创建bean使用流MultipartFile得到流,返回url,防止文件覆盖(使用uu
默默努力的小老弟
·
2023-10-18 22:41
MidBook项目经验
微信支付
定时任务
阿里Oss
6.MidBook
项目经验
之前端nuxt优化SEO和手机登录,微信登录
1.nuxt服务端渲染技术SSRServerSideRender(ajax异步请求,SEO是靠爬虫抓取数据的,没有抓到数据排名靠后)1.在用户端搭建(利于SEO)1.解压后npminstallnpmrundev2.default.vue有头内容和尾,创建头尾文件,然后加入到组件3.每个前端系统对应一个单独的后台接口(太方便了,你终于不用写route文件,写繁杂的路由信息了)2.nuxt路由(固定路
默默努力的小老弟
·
2023-10-18 22:29
MidBook项目经验
微信登录
项目经验
SqueezeNet
Moreefficientdistributedtraining(分布训练)Lessoverheadwhenexportingnewmodelstoclients(训练好的模型容易导入)Feasible
FPGA
andembeddeddeployment
王子冠
·
2023-10-18 19:44
Day 2 让HR无法拒绝的运营求职建立及面试通关指南
针对地修改简历1.2Hr如何判断我是否符合该岗位①常规判断:通过你日常工作和学习中的时间来判断②与互联网相关的辅助判断依据主动尝试深入使用互联网平台有运营能力相关的经历1.3好的实习能为你带来什么①增加实际
项目经验
LoisC
·
2023-10-18 16:42
上一页
43
44
45
46
47
48
49
50
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他