E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
【FPGA】
状态机实现流水灯
FPGA
实验
一：什么是状态机？状态机的基本要素有3个，其实我们在第一节的举例中都有涉及，只是没有点明，它们是：状态、输出和输入。1、状态：也叫状态变量。在逻辑设计中，使用状态划分逻辑顺序和时序规律。比如：设计伪随机码发生器时，可以用移位寄存器序列作为状态；在设计电机控制电路时，可以以电机的不同转速作为状态；在设计通信系统时，可以用信令的状态作为状态变量等。2、输出：输出指在某一个状态时特定发生的事件。如设计电
噗噗怪猫
·
2023-10-29 02:08
fpga开发
FPGA
状态机实现花式流水灯
花式流水灯是指流水灯不再是按照固定的时间间隔，固定的顺序循环，而是根据需要的顺序点亮、熄灭、闪烁而要实现花式流水灯，就需要用到状态机，有关状态机的介绍大家可以看我上一篇blog
FPGA
状态机详解_居安士的博客
朴实妲己
·
2023-10-29 02:38
fpga开发
【
FPGA
】状态机写按键消抖
文章目录一、状态机原理二、设计思路状态图：状态转移图：三、代码部分四、仿真验证一、状态机原理状态(FSM)，又称有限状态机一段式状态机一段式状态机似乎是一锅端，把所有逻辑（包括输入，输出，状态）都在一个always里解决了，这种写法看上去好像很简洁，但是往往不利于维护，这种写法不太推荐，但是在一些简单的状态机中还是可以使用的。两段式状态机两段式状态机是一种常用的写法，他把时序逻辑和组合逻辑划分开来
EPCCcc
·
2023-10-29 02:36
FPGA
fpga
【
FPGA
】状态机实现按键消抖
1、状态机简介状态机，FSM（FiniteStateMachine），也称为同步有限状态机从。指的是在同步电路系统中使用的，跟随同步时钟变化的，状态数量有限的状态机，简称状态机。状态机分类根据状态机的输出是否与输入有关可以分为迷你（Mealy）状态机和摩尔（Moore）状态机。迷你状态机的输出结果的判断条件是当前状态&&输入信号，摩尔状态机的输出结果的判断条件只有当前状态。assigncheck=
钟离黎
·
2023-10-29 02:35
vscode
FPGA
中有限状态机的设计原理
目录1.有限状态机（FSM）原理2.设计可综合状态机的指导原则1.有限状态机（FSM）原理有限状态机是由寄存器和组合逻辑构成的硬件时序电路。有限状态机的状态（即由寄存器组的1和0的组合所构成的有限个状态）只可能在同一时钟变沿情况下才能从一个状态跳转到另一个状态有限状态机的下一个状态不但取决于各个输入值，还取决于当前所在状态。这里指的是米里Mealy型有限状态机，而莫尔Moore型有限状态机的下一个
jk_101
·
2023-10-29 02:03
FPGA
FPGA
_流水灯
FPGA
_流水灯文章目录
FPGA
_流水灯前言时序逻辑计数器工作原理闪光灯_设计文件闪光灯_激励文件闪光灯_仿真图闪光灯_上板流水灯_设计文件流水灯_激励文件流水灯_仿真图流水灯_上板前言本文来自《小梅哥
安赫'
·
2023-10-29 02:03
FPGA
fpga开发
FPGA
状态机（读书笔记）
FPGA
状态机（读书笔记）为什么使用状态机为什么使用三段式状态机三种状态机建模各种建模方法之间的关系一段式与三段式两段式与三段式状态机设计技巧编码FSM的初始化状态FSM的默认状态FSM输出状态机示例一段式状态机示例两段式状态机示例三段式状态机示例
_Bradley_
·
2023-10-29 02:33
Verilog学习笔记
fpga
fpga/cpld
verilog
FPGA
——状态机专题
录一、何为状态机二、状态机状态检测2.1问题描述2.2工程创建2.3代码2.3.1计时器模块2.3.2状态切换模块2.3.3顶层文件模块2.4原理图三、检测10010串的状态机3.1问题描述3.2原理图示3.3创建工程3.4代码3.4.1按键消抖模块3.4.2状态机模块3.5原理图总结参考文献一、何为状态机状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调
YouthBlood9
·
2023-10-29 02:02
FPGA
fpga开发
FPGA
-状态机
文章目录一、状态机的种类1.Moore型状态机2.Mealy型状态机二、状态机要素三、任务一四、任务二五、总结任务要求：1.根据以下描述功能用verilog编写一段代码，并用状态机来实现该功能。（1）状态机：实现一个测试过程，该过程包括启动准备状态、启动测试、停止测试、查询测试结果、显示测试结果、测试结束返回初始化6个状态；用时间来控制该过程，90秒内完成该过程；（2）描述状态跳转时间；（3）编码
伊木子曦
·
2023-10-29 02:32
FPGA
fpga开发
verilog
【
FPGA
】状态机实验
目录一、状态机实现1.创建工程2.状态机代码编写3.编译二、状态机实现10010编码检测1.实现原理2.新建工程3.代码实现3.编译三、总结实验要求：1、根据以下描述功能用verilog编写一段代码，并用状态机来实现该功能。（1）状态机：实现一个测试过程，该过程包括启动准备状态、启动测试、停止测试、查询测试结果、显示测试结果、测试结束返回初始化6个状态；用时间来控制该过程，90秒内完成该过程；（2
Max_Shy
·
2023-10-29 02:32
FPGA
fpga开发
FPGA
_状态机工作原理
FPGA
_状态机介绍和工作原理状态机工作原理Mealy状态机模型Moore状态机模型状态机描述方式代码格式总结状态机工作原理状态机全称是有限状态机（FiniteStateMachine、FSM），是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型
自小吃多
·
2023-10-29 02:00
fpga开发
Verilog
线性反馈移位寄存器（LFSR）VHDL代码及视频
线性反馈移位寄存器（LFSR）VHDL代码软件：ISE语言：VHDL代码功能：线性反馈移位寄存器（LFSR）VHDL代码演示视频：线性反馈移位寄存器（LFSR）Verilog代码_Verilog/VHDL资源下载
FPGA
蟹代码丫
·
2023-10-29 01:25
fpga开发
LFSR
VHDL
伪随机数
温湿度计传感器DHT11控制数码管显示verilog代码及视频
：温湿度计传感器DHT11控制数码管显示软件：QuartusII语言：Verilog代码功能：使用温湿度传感器DHT11采集环境的温度和湿度，并在数码管显示本代码已在开发板验证开发板资料：大西瓜第一代
FPGA
蟹代码丫
·
2023-10-29 01:55
fpga开发
DHT11
温湿度计
verilog
数码管
io测试【
FPGA
】
//`timescale1s/1ns//【`】是预编译，类似C语言的#include//这是
FPGA
原语//晶振时钟1ns//======类型声明============moduleLED//跟PLC的
cfqq1989
·
2023-10-29 01:25
FPGA
fpga开发
8通道模数转换AD7091驱动代码SPI接口ADC，verilog
FPGA
代码Verilog/VHDL代码资源下载网：www.hdlcode.com代码下载：8通道模数转换AD7091驱动代码（代码在文末付费下载）软件：QuartusII语言：Verilog
蟹代码丫
·
2023-10-29 01:25
fpga开发
AD7091
模数转换
verilog
AD7321代码SPI接口模数转换连接DAC0832输出verilog
要求:有vhdl代码（详尽注释），有
fpga
连线图，有完整功能
蟹代码丫
·
2023-10-29 01:24
fpga开发
AD7321
VHDL
模数转换
xdma axi-stream
xdma回环vivado里有官方示例
fpga
：pcierx–axi-streammaster–axi-streamslave–pcietx流程：电脑启动读取，然后电脑再在超时时间内写入。
xiaguangbo
·
2023-10-28 20:10
fpga
fpga
xdma
FPGA
-时序分析基础（2）
RequiredSDCConstraints）（1）时钟约束:理想时钟约束(Idealclockconstraints)有两种类型的时钟约束：基本时钟：绝对时钟/基准时钟：由器件输入管脚输入的时钟；虚拟时钟：驱动外部器件的时钟，不真正进入
fpga
Martin_MaB
·
2023-10-28 16:51
fpga
FPGA
时序约束和timequest timing analyzer
FPGA
时序约束和timequesttiminganalyzer
FPGA
时序约束时钟约束#********************************************************
Claire_ljy
·
2023-10-28 16:50
数据库
shell
SDC时序约束 - create_clock
在写.sdc约束文件时，要做的第一件事情就是使用create_clock对进入
FPGA
的时钟进行约束。
rrr2
·
2023-10-28 15:16
HLS
野火开发板【紫光
FPGA
】
时钟引脚：
FPGA
_CLK_50MB5按键引脚：RESETE8KEY1K18KEY2N17KEY3N18KEY4H17LED灯引脚：LED1D15LED2C15LED3A12LED4B12无源蜂鸣器引脚
cfqq1989
·
2023-10-28 15:42
FPGA
fpga开发
FPGA
基础知识7(从芯片手册获取参数
FPGA
时序约束--“CMOS Sensor接口时序约束”)
需求说明：
FPGA
基本知识内容：如何确定时序约束数值来自：时间的诗来源：http://www.61ic.com/Technology/embed/201304/48186.html
FPGA
工程的功能框图如图所示
Times_poem
·
2023-10-28 15:10
FPGA基础知识
时序约束
CMOS
Sensor
特权同学
FPGA
时序分析与约束（7）——通过Tcl扩展SDC
一、概述术语“Synopsys公司设计约束”（又名SDC，SynopsysDesignConstraints）用于描述对时序、功率和面积的设计要求，是EDA工具中用于综合、STA和布局布线最常用的格式。本文介绍时序约束的历史概要和SDC的描述。二、时序约束的历史20世纪90年代初引人了时序约束。这些主要用于指定HDL中无法捕获的设计特性和用于驱动综合。那时候，它们是DesignCompiler的命
apple_ttt
·
2023-10-28 15:34
关于时序分析的那些事
fpga开发
FPGA
学习杂记1
wire型、reg型变量：Verilog中何时要定义成wire型，何时定义成reg型？大体来说，变量要放在begin...end之内，则该变量只能是reg型；在begin...end之外，则用wire型。以下是具体情况：1：assign语句例：assignout=a；out必须是线性，若为寄存器型则报错。2：元件实例化时必须用wire型寄存器型数据保持最后一次的赋值，而线型数据需要持续的驱动`ti
luckey尉
·
2023-10-28 13:35
学习
fpga开发
1024程序员节
集创赛备赛：Robei八角板7020简介
磨刀不误砍柴工(≧∇≦)/目录官方介绍引脚资源总结罗列官方介绍若贝八角板是一款
FPGA
开发板，可以用于系统设计与教育教学、竞赛、IC验证、系统控制、挖矿、云计算等用途，板子整体呈现正八角形，尺寸非常小，
Albert_yeager
·
2023-10-28 12:54
FPGA求学之路
fpga开发
备忘坑 基于
FPGA
，risc-v Verilog HDL和Linux 等源码组装个人主用主机
分为两步走，step1,用一个小型的
fpga
开发板做一个能跑，但性能有限的小主机；step2,用一款性价比极高，性能够强的
FPGA
板子，重复step1的工作；step3,开机干活
Eloudy
·
2023-10-28 11:36
FPGA
RISC-V
Linux
FPGA
驱动OLED Verilog代码 （五）------ 动态显示字符
一、概述前面已经介绍了向RAM中写入静态字模数据来显示静态的字符和汉字。接下来实现动态显示字符在OLED屏的不同位置。动态显示字符的核心就是从ROM中读取字符的字模，但取出来的字模数据如果直接写进RAM的话，只能实现字符在某一页的显示，而不能实现任意坐标下的显示。所以在写进RAM之前，我们应该对字模数据做一定处理，然后再写进RAM中。接着RAM读取模块（前面已经介绍过了，本次会改变等待的值，提高一
努力向前的小徐
·
2023-10-28 06:19
FPGA学习
verilog
机器视觉的最佳选择——低功耗
FPGA
FPGA
作为一种非常灵活的可编程产品，应用领域非常广泛，今天我们聚焦在机器视觉的应用，因为随着AI技术的兴起，有很大一部分的应用都是与图像相关。
FPGA观察员
·
2023-10-28 05:21
机器学习
数据挖掘
边缘计算
硬盘录播服务器,高清录播主机录播服务器HT-7500_航天广电录播系统设备
录播服务器功能实物图录播服务器功能参数◆录播服务器全嵌入式一体化设计，采用高性能SOC处理器，集录制、直播、点播、导播、管理、存储、高清视音频编码等于一体的集成录播设备，基于嵌入式DSP、
FPGA
硬件架构设计
weixin_39613188
·
2023-10-28 04:09
硬盘录播服务器
开源RISC-V处理器(蜂鸟E203)学习（五）A100T-
FPGA
移植蜂鸟Hbirdv2，实现Centos下调试器USB识别以及程序编译烧写，并进行C语言仿真
1.简述最近购买了一块适合做原型验证
FPGA
板卡，板卡接口和外设比较丰富，十分适合跑一些小型的SOC工程，比如蜂鸟E203；板卡自带
FPGA
烧写器和软核CPU的JATG调试器，还有USB接口的UART，
芯王国
·
2023-10-27 22:31
蜂鸟E203学习
fpga开发
risc-v
学习
A100T-FPGA
蜂鸟E203V2移植
北邮22级信通院数电：Verilog-
FPGA
（7）第七周实验（2）：BCD七段显示译码器（关注我的uu们加群咯~）
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~一.verilog代码1.1decoder_led.vmoduledecoder_led(A,RBI,LT,BI_RBO,seg_led,seg_led_DP,seg_led_DIG
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：Verilog-
FPGA
（7）Error: Can‘t open project -- you do not have permission to write …
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~问题描述Error:Can'topenproject--youdonothavepermissiontowritetoallthefilesorcreatenewfilesinthe
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：Verilog-
FPGA
（7）第七周实验（1）：带使能端的38译码器&&全加器（关注我的uu们加群咯~）
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~目录方法一：modelsim仿真检验结果1.1verilog代码1.1.1decode_38.v（顶层模块）1.1.2decode_38_tb.v1.2仿真步骤1.3仿真结果&&波形
青山入墨雨如画
·
2023-10-27 22:52
北邮22级信通院数电实验
fpga开发
嵌入式框架设计中的四种常用模式
例如一个设备初始化的逻辑，框架代码如下：TBoolCBaseDevice::Init(){if(Download
FPGA
()!
这我可不懂
·
2023-10-27 22:51
嵌入式
工业4.0时代来临，POWERLINK协议在千兆网卡下的性能
1硬件平台：该方案采用
FPGA
做为主芯片，在
FPGA
中实现千兆以太网的MAC
特立独行的猫a
·
2023-10-27 21:24
运动控制
POWERLINK
工业总线协议
工业4.0
工业控制
浅谈AXI总线
1：协议简介Xilinx
fpga
从Virtex-6系列开始，内部IP都支持AXI4总线协议，AXI高级可扩展接口（AdvancedeXtensibleInterface,AXI）是一种总线协议，该协议是
bendandawugui
·
2023-10-27 21:42
FPGA
fpga
XILINX XC7A200T-2FBG676C PLC可编程逻辑控制器
FPGA
,Artix-7,MMCM,PLL,400I/O,628MHz,215360单元,950mV至1.05V,FCBGA-676XILINXArtix®-7
FPGA
系列是一款高性价比
FPGA
，提供高性能
深圳市泰凌微电子
·
2023-10-27 20:18
单片机
音视频
PLC可编程逻辑控制器
【VPX611】基于6U VPX总线架构的SATA3.0高性能数据存储板（3.2GByte/s存储带宽）
VPX611是一款基于6UVPX总线架构的高性能数据存储板，该板卡采用2片XilinxKintex-7系列
FPGA
作为主控单元，
FPGA
内嵌RAID控制器，最大支持8个mSATA盘，最大存储容量可以达到
北京青翼科技
·
2023-10-27 16:54
fpga开发
信号处理
图像处理
车载系统
基于 ARM+
FPGA
+AD平台的多类型同步信号采集仪开发及试验验证（一）上位机设计
采集仪上位机设计本章开发了一款基于C#的上位机软件，用于对多类型同步信号采集仪的各项功能进行操作。从采集仪的数据传输需求出发，上位机利用以太网UDP协议实现与采集仪的数据交互，包括向采集仪发送控制信息与配置信息、接收采集仪传来的AD数据，然后对数据进行解析，根据面向用户原则，开发图形用户界面GUI，实现性能配置、数据可视化和本地存储的功能。4.1总体设计本文开发的多类型同步信号采集仪可以根据UDP
深圳信迈科技DSP+ARM+FPGA
·
2023-10-27 16:09
国产NI虚拟仪器
fpga开发
基于 ARM+
FPGA
+AD平台的多类型同步信号采集仪开发及试验验证（一）
对工程结构的服役状况进行实时的监测和诊断，及时地发现结构的损伤，评估其安全性能，预判结构的性能变化趋势与服役期限并提出改进举措，对提高工程结构的使用效率，保障人民生命财产安全具有极其重要的意义，已经成为工程结构越来越迫切的技术需求[2]。结构健康监测系统能够采集反应结构服役现状的各项数据，利用结构健康诊断方法实时判断结构损伤的位置与程度，评估其安全性能，预测结构的性能变化趋势并对危险情况进行预警，
深圳信迈科技DSP+ARM+FPGA
·
2023-10-27 16:39
fpga开发
基于 ARM+
FPGA
+AD平台的多类型同步信号采集仪开发及试验验证（二）板卡总体设计
2.2板卡总体设计本章开发了一款基于AD7193+RJ45的多类型传感信号同步调理板卡，如图2.4所示，负责将传感器传来的模拟电信号转化为数字信号，以供数据采集系统采集，实现了单通道自由切换传感信号类型与同步采集多类型传感信号的功能（包含桥式电路信号、IEPE传感信号、电流和电压四种传感信号）。该模块具备了以下功能：（1）对桥式电路信号、IEPE传感信号、电压和电流传感信号进行调理，将这四种传感信
深圳信迈科技DSP+ARM+FPGA
·
2023-10-27 16:35
国产NI虚拟仪器
fpga开发
FPGA
学习笔记_SDRAM_概述
FPGA
学习笔记SDRAM概述1.SDRAM简介2.SDRAM存取原理3.SDRAM特性1.SDRAM简介SDRAM，同步动态随机存储器（SynchronousDynamicRandomAccessMemory
GloriaHuo
·
2023-10-27 12:31
FPGA学习笔记
#
SDRAM
sdram
fpga
SDRAM学习笔记（MT48LC16M16A2，w9812g6kh）
一、基本知识SDRAM:即同步动态随机存储器（SynchronousDynamicRandomAccessMemory）,同步是指其时钟频率与对应控制器（CPU/
FPGA
）的系统时钟频率相同，并且内部命令的发送与数据传输都是以该时钟为基准
little ur baby
·
2023-10-27 12:24
学习
笔记
fpga开发
FPGA
学习笔记_串口收发与存取双口ram简易应用
FPGA
学习笔记串口收发与存取双口ram简易应用1原理图2Verilog代码3Modelsim仿真4.
FPGA
板级验证串口收发与存取双口ram简易应用实验现象：在pc机上通过串口发送数据到
FPGA
中，
FPGA
GloriaHuo
·
2023-10-27 12:52
FPGA学习笔记
verilog
fpga/cpld
串口通信
串口收发之ram存取
项目名称串口收发之ram存取具体要求串口发送6个数据到
FPGA
，通过双端口ram将数据缓存，每按下一个按键，上位机接收一个数据，按下按键6次接收5位数据完毕设计说明下图为设计框架，除了ram_ctrl模块
xxg薛
·
2023-10-27 12:21
verilog
搭建串口收发与存储双口RAM简易应用系统
搭建串口收发与存储双口RAM简易应用系统为了实现通过串口发送数据到
FPGA
中，
FPGA
接收到数据后将数据存储在双口ram的一段连续空间中，当需要时，按下按键S0，则
FPGA
将RAM中存储的数据通过串口发送出去
傻童:CPU
·
2023-10-27 12:19
verilog
FPGA
LIZHI
stm32
fpga
FPGA
串口收发+按键+双口RAM组成的简易系统设计
实验现象：通过串口发送数据到
FPGA
中，
FPGA
接收到数据后将数据存储在双口ram的一段连续空间中，通过QuartusII软件提供的In-SystemMemoryContentEditor工具查看RAM
学习ing的青年
·
2023-10-27 12:19
fpga开发
FPGA
20 串口收发与存储双口RAM 简易应用系统设计
FPGA
20串口收发与存储双口RAM简易应用系统设计主要功能：
FPGA
接收到数据后将数据存储在双口ram的一段连续空间中，当需要时，按下按键Key_in，则
FPGA
将RAM中存储的数据通过串口发送出去.
没有价值的生命
·
2023-10-27 12:17
FPGA
uart_dpram:搭建串口收发与存储双口RAM简易应用系统
通过串口发送数据到
FPGA
中，
FPGA
接收到数据后将数据存储在双口RAM的一段连续空间中，当需要时，按下按键0，则
FPGA
将RAM中存储的数据通过串口发送出去。
杰之行
·
2023-10-27 12:45
verilog
fpga
uart
FPGA
学习笔记（五），串口
注：文章内容为本人学习笔记，若有错误欢迎指正或补充。1，串口串口即通用异步收发器，异步串行通信口，全双工，串口是一种通信方式，其内部有不同的协议，常见的通信接口有RS232,RS485,RS499,RS423,RS422。串口的通讯方式，主机和从机分别都有两个端口Rx和Tx，主机的Rx与从机的Tx相连，主机的Tx与从机的Rx相连。串口的接口即com口又叫DB9，有9个引脚，其中第二和第三引脚最重要
春风沂水丶
·
2023-10-27 12:43
学习
fpga开发
笔记
上一页
33
34
35
36
37
38
39
40
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他