【FPGA】

AUTOSAR汽车电子嵌入式编程精讲300篇-基于FPGA的LIN总线控制器设计与验证

目录LIN总线简介1.1.1LIN总线的特点1.1.2LIN总线的研究现状1.1.3基于FPGA实现LIN总线控制器的意义
格图素书·2023-10-16 14:16

12 FPGA时序约束实战篇之多周期路径约束

多周期路径约束  多周期路径，我们一般按照以下4个步骤来约束：带有使能的数据  首先来看带有使能的数据，在本工程中的TmingReport中，也提示了同一个时钟域之间的几个路径建立时间不满足要求  其实这几个路径都是带有使能的路径，使能的周期为2倍的时钟周期，本来就应该在2个时钟周期内去判断时序收敛。因此，我们添加时序约束：set_multicycle_path2-setup-from[get_c
张海军2013·2023-10-16 14:45

FPGA设计时序约束四、多周期约束

目录一、背景二、set_multicycle_patha)Targets界面b)options界面c)setup与hold关系三、多周期约束场景3.1单时钟域的多周期约束3.2多周期路径与时钟相移3.3慢时钟到快时钟的多周期约束3.4快时钟到慢时钟的多周期约束四、工程示例五、参考一、背景对于Vivado时序分析工具，默认情况下是进行单个周期内的时序分析，这种分析存在一定的局限性，对于一些特殊的逻辑
知识充实人生·2023-10-16 14:45

FPGA时序约束02——不同时序路径的分析方法

前言前文（FPGA时序约束01——基本概念）中介绍了四种时序路径，如下图所示。
徐晓康的博客·2023-10-16 14:14

FPGA时序约束

FPGA时序设计概述时序约束相关概念发起沿和捕获沿时序路径常规时钟路径数据到达时间时钟到达时间数据需求时间（建立情况下）数据需求时间（保持情况下）建立时间的裕量保持时间的裕量时序分类时序约束语法创建时钟周期约束设置输入延时约束设置输出延时约束
aixiaodecaomaowang·2023-10-16 14:44

fpga如何约束走线_手把手课堂:Xilinx FPGA设计时序约束指南

为帮助FPGA设计新手实现时序收敛，让我们来深入了解时序约束以及如何利用时序约束实现FPGA设计的最优结果。何为时序约束？为保证设计的成功，设计人员必须确保设计能在特定时限内完成指定任务。
weixin_39966465·2023-10-16 14:44

FPGA时序约束与分析（1） --- 时序约束概述

本系列参考文献—FPGA时序与约束分析-吴厚航FPGA从综合到实现需要的过程如下：synth_design->opt_design->place-design->phys_opt_design->route_design1
swang_shan·2023-10-16 14:43

FPGA时序约束-设置伪路径和设置异步时钟

**什么是设置伪路径？**伪路径是指该路径存在，但该路径的电路功能不会发生或者无须时序约束。创建伪路径的好处：可以减少工具运行优化时间，增强实现结果，避免在不需要进行时序约束的地方花费较多时间。设置伪路径一般用在：①跨时钟域，②一但上电就被写入数据的寄存器，③异步复位或测试逻辑，④异步双端口RAM。总结：伪路径主要就是用在异步时钟的处理上。**注意的是：**伪路径的设置是单向的，如果两时钟之间存在
Siedfried·2023-10-16 14:13

FPGA设计时序约束五、设置时钟不分析路径

1.1设置falsepath的场景可以设置为falsepath的路径包括a)跨时钟域中添加的进行两次同步的逻辑单元b)只在FPGA通电启动时的寄存器c)复位或测试的逻辑模块
知识充实人生·2023-10-16 14:42

【2023研电赛】全国技术竞赛一等奖：基于FPGA的超低时延激光多媒体终端

该作品参与极术社区组织的研电赛作品征集活动，欢迎同学们投稿，获取作品传播推广，并有丰富礼品哦~基于FPGA的超低时延激光多媒体终端参赛单位：华东师范大学指导老师：刁盛锡参赛队员：王泽宇谢祖炜秦子淇作品简介随着数字光处理技术
极术社区·2023-10-16 14:11

数据中心“芯”变革，英特尔助力异构计算化解算力瓶颈

越来越多的场景开始引入跨越标量（CPU）、矢量（GPU）、矩阵（ASIC）、空间（FPGA）等多种计算单元来进行加速计算，要解决算力的瓶颈，异构计算是非常重要的选项之一。异构
英特尔开发人员专区·2023-10-16 14:39

FPGA笔试

1、FPGA结构一般分为三部分：可编程逻辑块（CLB）、可编程I/O模块和可编程内部连线。
m0_61687959·2023-10-16 13:55

NES（FC） FPGA游戏卡开发笔记（1）---- 开始篇

N8N8pro3）powerpak4）FC模拟器软件N8pro的实现方案的信息收集先了解一下各个芯片的功能N8开发者提供的资源信息PowerpakNesdevwiki和forum简介整个开发的目的就是做一个FPGA
dire_777·2023-10-16 13:55

FPGA纯verilog代码实现H.264/AVC视频解码，提供工程源码和技术支持

verilog代码实现的低功耗H.264/AVC解码器(baseline)，硬件ASIC设计，不使用任何GPP/DSP等内核，完全有可综合的verilog代码实现，没有任何ip，可在Xilinx、Intel、国产FPGA
9527华安·2023-10-16 11:21

FPGA复习（功耗）

减小功耗就得减小电流电流和CF有关（C:电容（被门数目和布线长度影响）F:时钟频率）方法大纲减小功耗：1时钟控制2输入控制3减小供电电压4双沿触发器5修改终端同步数字电路降低动态功耗：动态禁止在特定区域中的时钟：利用触发器的时钟使能引脚，或利用全局时钟的多路选择器。时钟使能触发器输入或全局时钟多路选择器）替代直接时钟选通（因为直接的时钟选通大多是不好的）时钟树利用缓冲器使得时钟到达各个寄存器的时间
ElE rookie·2023-10-16 07:30

7系列FPGA内部的block ram资源和原语RAMB18E1深入分析

我基于自己原来的文章：第一篇——赛灵思的blockmemorygenerator用户手册pg058翻译和学习(24)，主要介绍SelectableMemoryAlgorithm；第二篇——赛灵思的blockmemorygenerator用户手册pg058翻译和学习(25)，主要介绍Table3-1:MemoryPrimitivesUsedBasedonArchitecture(Supportedi
danxutj·2023-10-16 06:05

C# GFPGAN 图像修复

效果项目代码usingMicrosoft.ML.OnnxRuntime;usingMicrosoft.ML.OnnxRuntime.Tensors;usingOpenCvSharp;usingSystem;usingSystem.Collections.Generic;usingSystem.Drawing;usingSystem.Drawing.Imaging;usingSystem.Windo
天天代码码天天·2023-10-16 03:10

Xilinx Vivado 驱动问题：无法连接到 JTAG 接口

XilinxVivado驱动问题：无法连接到JTAG接口在使用XilinxVivado进行FPGA开发时，有时会遇到无法连接到JTAG接口的问题。这可能导致无法进行芯片编程、调试和调试等关键任务。
ByteWhiz·2023-10-16 01:47

iMX TR1052芯片FlexSPI接口的使用

FlexSPI使用AHB命令访问RT1052FlexSPI命令仲裁手册1691页FlexSPI的SCLK停止功能手册1693页FlexSPIHyperBus器件的应用手册1712页FlexSPI应用于FPGA
catshit322·2023-10-16 00:04

4种FPGA序列检测【附源码】：1.连续序列；2.含有无关项的序列；3.不重叠序列；4.不连续的序列；

题目来源于牛客网，完整工程源码：https://github.com/ningbo99128/verilog目录1、VL25输入序列连续的序列检测题目介绍思路分析代码实现仿真文件2、VL26含有无关项的序列检测题目介绍思路分析代码实现仿真文件3、VL27不重叠序列检测题目介绍思路分析代码实现仿真文件4、VL28输入序列不连续的序列检测题目介绍思路分析代码实现仿真文件1、VL25输入序列连续的序列检
内有小猪卖·2023-10-15 23:12

FPGA_状态机_序列检测器

目录1状态机2序列检测器2.1状态分析3FPGA程序4验证脚本5仿真结果“硬件设计很讲究并行设计思想，虽然用Verilog描述的电路大都是并行实现的，但是对于实际的工程应用，往往需要让硬件来实现一些具有一定顺序的工作
喜欢喝茶的猫·2023-10-15 23:41

VITIS报错：platform is invalid

在vitis中直接复制了工程，在runas烧录进FPGA时，报错。解决办法：进行cleanproject，然后buildproject(必须全路径为英文，否则依旧会提示该问题)
不缺席的阳光·2023-10-15 22:01

自定义AXI IP核实验——FPGA Vitis篇

文章目录1.前言2.Vivado工程的编写2.1创建自定义IP2.2添加自定义IP到工程3.Vitis工程的编写A.工程源码下载1.前言Xilinx官方为大家提供了很多IP核，在Vivado的IPCatalog中可以查看这些IP核，用户在构建自己的系统中，不可能只使用Xilinx官方的免费IP核，很多时候需要创建属于自己的用户IP核，创建自己的IP核有很多好处，例如系统设计定制化；设计复用，可以在
BIGMAC_1017·2023-10-15 22:00

5星好书———电子技术基础数字部分(第6版)

下载链接➤第1章数字逻辑概念➤第2章逻辑代数与硬件描述语言基础➤第3章逻辑门电路➤第4章组合逻辑电路➤第5章锁存器和触发器➤第6章时序逻辑电路➤第7章半导体存储器➤第8章CPLD和FPGA➤第9章脉冲波形的变换与产生
cooldog123pp·2023-10-15 19:48

camera 硬件基本知识

撸码的日子的博客-CSDN博客_outputpixelclock2.浩瀚之水_csdn的博客_CSDN博客-深度学习,嵌入式Linux相关知识汇总,Caffe框架领域博主3.一个早起的程序员的博客_CSDN博客-FPGA
乐正倩彦·2023-10-15 18:02

初学者也能看懂的DPDK解析

基于专用网络处理器（NP），有基于FPGA，更有基于ASIC的。但是基于硬件的劣势非常明显，发生Bug不易修复，不
victortear·2023-10-15 17:04

如果你之前还没听过DPDK，那我宣布你现在已经掌握了

基于专用网络处理器（NP），有基于FPGA，更有基于ASIC的。但是基于硬件的劣势非常明显，发生Bug不易修复，不
linuxguitu·2023-10-15 17:57

2019-03-06

今天知道了一个很流弊的FPGA网站叫黑金貌似很厉害哦纠结纠结想买一个FPGA开发版阔是好贵哦算了可能会买的还是明天吃自助哦昨天韩国欢教我我学不会然后人让头头教我秒怂怂的飞起唉没办法只有面对小可爱的时候才不怂嗯明天自助加油吉他该放上日程了都好久了
sun晨曦微亮·2023-10-15 16:28

基于FPGA的图像去雾算法实现，附带工程源码

基于FPGA的图像去雾算法实现，附带工程源码开发板：XilinxArtix-7-35T开发板；IDE：vivado2019.1；图像分辨率：720P；输入：HDMI视频；输出：HDMI接口输出；理论：csdn
9527华安·2023-10-15 11:53

HDLbits Exams/2014 q3fsm verilog fpga

对题目要求的时序图和程序中用到的变量进行时序分析如下：NUM变量为时钟计数器计数次数ADDW为w为高的周期个数Z为应有的输出根据时序图编写程序如下moduletop_module(inputclk,inputreset,//Synchronousresetinputs,inputw,outputz);parameterA=0,B=1;regstate;regnext_state;reg[3:0]a
Balien_·2023-10-15 03:23

计算机组成原理分时传送电路设计,计算机组成原理和系统结构实验仪,FPGA设计,上海求育...

原标题：计算机组成原理和系统结构实验仪,FPGA设计,上海求育上海求育QY-JXSY46计算机组成原理与系统结构实验箱上海求育QY-JXSY46计算机组成原理与系统结构实验箱是采用八位机主板和十六位机扩展实验板兼容设计的计算机组成原理和系统结构实验仪
三种不同的红色·2023-10-15 00:12

什么是Vivado

是赛灵思（Xilinx）公司最新的为其产品定制的集成开发环境，支持BlockDesign、Verilog、VHDL等多种设计输入方式，内嵌综合器以及仿真器，可以完成从设计输入、综合适配、仿真到下载的完整FPGA
普通的晓学生·2023-10-15 00:32

Vivado的安装以及使用_入门

Vivado的安装以及使用零.Vivado简要介绍Vivado是FPGA厂商赛灵思提供的一款EDA（ElectronicDesignAutomation）工具.在电子设计自动化方面,其主要提供了四种功能
硫酸hh·2023-10-15 00:58

【FPGA】Vivado软件使用教程

目录一、创建Vivado工程二、创建VerilogHDL文件三、添加管脚约束四、时序约束五、生成BIT文件六、Vivido仿真七、上板再补充一、创建Vivado工程1、启动Vivado，在Vivado开发环境里点击“CreateProject”，创建新工程。2、弹出窗口点击“Next”，在弹出的窗口中输入工程名和存放的工程路径，工程名在这里我取的run_led；工程路径不能含有中文字符，路径名也不
FPGA大 白·2023-10-15 00:57

FPGA学习3-Vivado简易使用方法

一、创建Vivado工程1）启动Vivado，在Windows中可以通过双击Vivado快捷方式启动；linux在终端source/tools/Xilinx/Vivado/...../settings64.shvivado&2）在Vivado开发环境里点击“CreateNewProject”，创建一个新的工程，向导界面点击next，填写工程名，next3）工程类选择RTLPROJECT,NEXT,
udddhu·2023-10-15 00:57

小梅哥FPGA视频教程学习总结（持续学习中……）

首先附上小梅哥FPGA视频教程链接：https://www.bilibili.com/video/BV1va411c7Dz?
儒雅随和锅包肉·2023-10-15 00:24

FPGA设计入门：Vivado综合简介

FPGA设计入门：Vivado综合简介FPGA是一种基于可编程逻辑器件的数字电路设计技术，可以通过编程实现各种电路功能。
追逐程序梦想者·2023-10-15 00:11

阿里云服务器产品规格、产品优势、产品功能及应用场景介绍

一、产品规格阿里云服务器分为入门级和企业级，入门级包含突发性能型、共享型实例的各种云服务器和轻量应用服务器，企业级包含通用型、计算型、内存型、大数据型、GPU型、本地SSD型、高主频型、FPGA型、弹性裸金属等实例的云服务器
qq_3304559116·2023-10-14 22:03

[从零开始学习FPGA编程-50]：视野篇 - 芯片是如何被制造出来的？芯片制造的十三大步骤。

作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客本文网址：目录前言：什么是芯片一颗芯片就是一个城市总体流程
文火冰糖的硅基工坊·2023-10-14 17:54

基于FPGA的图像拼接算法实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1理论概述4.2本课题功能简述5.算法完整程序工程1.算法运行效果图预览将FPGA的拼接结果导入到matlab，显示结果如下
简简单单做算法·2023-10-14 15:51

OpenCL浅析(1)-GPU和FPGA平台搭建

转自：https://blog.csdn.net/chifredhong/article/details/73931017OpenCL简介OpenCL是由非盈利性组织KhronosGroup组织发布的针对异构设备进行并行化计算的一套开源的API以及程序语言。它提供两种并行化的模式，包括任务并行以及数据并行，目前针对GPU的引用，主要是以数据并行为主。OpenCLAPI是按照CAPI定义的，由C和C
SongEsther·2023-10-14 13:42

完成SL811HS 主控

CPU用的是fpga，都是老大用IO口进行配置，自己不了解。用SL811HS来挂载U盘的。开始做，心急，没有想好怎么做，也碰到很多问题。
yadongyz·2023-10-14 10:26

FPGA学习笔记记录： FPGA学习笔记记录：初识

FPGA基础知识：FPGA（FieldProgrammableGateArrayPS:处理系统（ProcessingSystem)：就是与FPGA无关的ARM的SOC的部分。
LiuJieIDBD·2023-10-14 06:50

【正点原子FPGA连载】第二十一章AXI DMA环路测试 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?id=6924508746703）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-340252-1-1.html第二十一章AXIDMA环路测试DMA(DirectMemoryAccess，直接存储器访问)是计算机科学中的一种内存访
正点原子·2023-10-14 02:04

第十一节，ZYNQ的AXI_DMA的使用

控制器架构原理AXIDMA:官方解释是为内存与AXI4-Stream外设之间提供高带宽的直接存储访问，其可选的scatter/gather功能可以将CPU从数据搬移任务中解放出来，在ZYNQ中，AXIDMA就是FPGA
youbin2013·2023-10-14 02:33

c语言实现axi通信,AXI DMA详解与应用篇 | 第二讲、AXI DMA工程搭建及SDK代码分析

本文转载自：根究FPGA在上一篇中着重讲解了DMA的含义和AXI_DMA_IP，本次的重点就是搭建一个AXI_DMA环路工程，并从C语言角度分析其SDK代码一、AXI_DMA工程设计在工程设计中，DMA
宠爱吖·2023-10-14 02:03

【PCIE732】基于Kintex UltraScale系列FPGA的2路40G光纤通道适配器（5GByte/s带宽）

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。
北京青翼科技·2023-10-14 02:15

紫光同创FPGA实现UDP协议栈网络视频传输，基于YT8511和RTL8211，提供4套PDS工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的以太网方案紫光同创FPGA精简版UDP方案紫光同创FPGA带ping功能UDP方案3、设计思路框架OV7725摄像头配置及采集OV5640摄像头配置及采集
9527华安·2023-10-14 01:54

紫光同创FPGA实现UDP协议栈精简版，基于YT8511和RTL8211，提供2套PDS工程源码和技术支持

ARPUDP协议回环FIFOIP地址、端口号修改4、PDS工程1：YT8511版本5、PDS工程2：RTL8211版本6、上板调试验证并演示准备工作动态ARP测试UDP通信测试7、福利：工程代码的获取紫光同创FPGA
9527华安·2023-10-14 01:53

紫光同创FPGA实现UDP协议栈带ping功能，基于YT8511和RTL8211，提供2套PDS工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的以太网方案紫光同创FPGA精简版UDP方案3、设计思路框架MAC层发送MAC发送模式MAC层接收ARP发送ARP接收ARP缓存IP层发送IP发送模式IP层接收
9527华安·2023-10-14 01:17
上一页 38 39 40 41 42 43 44 45 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他